TCVN 9375:2012 Giao diện nút mạng STM-N theo phân cấp số đồng bộ SDH-Đặc tính kỹ thuật

TIÊU CHUẨN QUỐC GIA

TCVN 9375:2012

MẠNG VIỄN THÔNG - GIAO DIỆN NÚT MẠNG STM-N THEO PHÂN CẤP SỐ ĐỒNG BỘ SDH - ĐẶC TÍNH KỸ THUẬT

Telecommunications network - STM-N network node interface for the synchronous digital hierarchy SDH - Technical Requirements

Lời nói đầu

TCVN 9375 : 2012 được xây dựng trên cơ sở tham khảo các khuyến nghị ITU-T G.707/Y.1322 và ITU-T G.780/Y.1351 của Liên minh Viễn thông Quốc tế ITU.

TCN 9375 : 2012 do Viện Khoa học kỹ thuật Bưu điện biên soạn, Bộ Thông tin và Truyền thông đề nghị, Tổng cục Tiêu chuẩn Đo lường Chất lượng thẩm định, Bộ Khoa học và Công nghệ công bố.

MẠNG VIỄN THÔNG - GIAO DIỆN NÚT MẠNG STM-N THEO PHÂN CẤP SỐ ĐỒNG BỘ SDH - ĐẶC TÍNH KỸ THUẬT

Telecommunications network - STM-N network node interface for the synchronous digital hierarchy SDH - Technical Requirements

1. Phạm vi áp dụng

Tiêu chuẩn này đưa ra các yêu cầu đối với các tín hiệu STM-N tại giao diện nút mạng (NNI) của mạng phân cấp số đồng bộ (SDH), bao gồm:

- Cấu trúc khung STM-N

- Cấu trúc ghép kênh và sắp xếp tín hiệu nhánh vào VC-n

- Con trỏ và các byte mào đầu

- Liên kết các container ảo VC-n

Tiêu chuẩn này làm sở cứ cho việc đánh giá, đảm bảo kết nối giữa các thiết bị và giữa các mạng SDH/NG-SDH.

2. Tài liệu viện dẫn

Các tài liệu viện dẫn sau đây là cần thiết để áp dụng tiêu chuẩn này. Đối với các tài liệu viện dẫn ghi năm công bố thì áp dụng phiên bản được nêu. Đối với các tài liệu viện dẫn không ghi năm công bố thì áp dụng phiên bản mới nhất, bao gồm cả các sửa đổi, bổ sung (nếu có).

ITU-T Recommendation G.691 (2006), Optical interfaces for single-channel STM-64 and other SDH systems with optical amplifiers (Giao diện quang cho các hệ thống đơn kênh STM-64 và các hệ thống SDH khác có sử dụng khuếch đại quang)

ITU-T Recommendation G.702 (1988), Digital hierarchy bit rates (Các phân cấp số đồng bộ).

ITU-T Recommendation G.703 (2001), Physical/electrical characteristics of hierarchical digital interfaces (Đặc tính điện/vật lý của các giao diện phân cấp số).

ITU-T Recommendation G.704 (1998), Synchronous frame structures used at 1544, 6312, 2048, 8448 and 44 736 kbit/s hierarchical levels (Cấu trúc khung đồng bộ tại các phân cấp số 1544, 6312, 2048, 8448 và 44 736 kbit/s)

ITU-T Recommendation G.709/Y.1331 (2003), Interfaces for the Optical Transport Network (OTN) (Giao diện mạng truyền tải quang (OTN)).

ITU-T Recommendation G.780/Y.1351 (2004), Terms and definitions for synchronous digital hierarchy (SDH) networks (Khái niệm và định nghĩa đối với các mạng phân cấp số đồng bộ (SDH)).

ITU-T Recommendation G.783 (2006), Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks (Đặc tính của các khối thiết bị chức năng phân cấp số đồng bộ (SDH)).

ITU-T Recommendation G.7041/Y.1303 (2005), Generic framing procedure (GFP) (Thủ tục định khung chung (GFP)).

ITU-T Recommendation G.7042/Y.1305 (2006), Link capacity adjustment scheme (LCAS) for virtual concatenated signals (Cơ chế điều chỉnh dung lượng tuyến (LCAS) đối với các tín hiệu ghép ảo).

ITU-T Recommendation G.802 (1988), Interworking between networks based ono different digital hierarchies and speech encoding laws (Liên kết giữa các có phân cấp số khác nhau và các luật mã hóa tiếng nói).

ITU-T Recommendation G.803 (2000), Architecture of transport networks based on the synchronous digital hierarchy (SDH) (Cấu trúc của các mạng truyền tải theo phân cấp số đồng bộ (SDH)).

ITU-T Recommendation G.806 (2006), Characteristics of transport equipment - Description methodology and generic functionality (Đặc tính của thiết bị truyền tải - Phương pháp luận mô tả và chức năng chung).

ITU-T Recommendation G.831 (2000), Management capabilities of transport networks based on the synchronous digital hierarchy (SDH) (Năng lực quản lý của các mạng truyền tải theo phân cấp số đồng bộ).

ITU-T Recommendation G.841 (1998), Types and characteristics of SDH network protection architectures (Loại và đặc tính của các kiến trúc bảo vệ mạng SDH).

ITU-T Recommendation G.957 (2006), Optical interfaces for equipments and systems relating to the synchronous digital hierarchy (Giao diện quang đối với các thiết bị và hệ thống theo phân cấp số đồng bộ).

ITU-T Recommendation G.984.3 (2004), Gigabit-capable Passive Optical Networks (G-PON): Transmission convergence layer specifications (Mạng quang thụ động gigabit (G-PON): Các chỉ tiêu lớp hội tụ truyền tải).

ITU-T Recommendation G.991.2 (2003), Single-pair high-speed digital subscriber line (SHDSL) transceivers (Các bộ thu đường thuê bao số một dây tốc độ cao (SHDSL)).

ITU-T Recommendation I.432.1 (1999), B-ISDN user-network interface - Physical layer specification: General characteristics (Giao diện thuê bao-mạng B-ISDN - Đặc tính lớp vật lý: Đặc tính chung).

ITU-T Recommendation I.432.2 (1999), B-ISDN user-network interface - Physical layer specification: 155 520 kbit/s and 622 080 kbit/s operation (Giao diện thuê bao-mạng B-ISDN - Đặc tính lớp vật lý: tốc độ 155 520 kbit/s và 622 080 kbit/s).

ITU-T Recommendation O.181 (2002), Equipment to assess error performance on STM-N interfaces (Thiết bị dung để đánh giá chất lượng lỗi tại các giao diện STM-N).

ITU-T Recommendation Q.921 (1997), ISDN user-network interface - Data link layer specification (Giao diện thuê bao-mạng  ISDN - Đặc tính lớp tuyến dữ liệu).

ITU-R Recommendation F.750-4 (2000), Architectures and functional aspects of radio-relay systems for synchronous digital hierarchy (SDH)-based networks (Kiến trúc và các khía cạnh chức năng của các hệ thống chuyển tiếp vô tuyến dành cho các mạng phân cấp số đồng bộ (SDH)).

ITU-R Recommendation S.1149-2 (2005), Network architecture and equipment functional aspects of digital satellite systems in the fixed-satellite service forming part of synchronous digital hierarchy transport networks (Kiến trúc mạng và các khía cạnh chức năng thiết bị của các hệ thống vệ tinh số cung cấp dịch vụ vệ tinh cố định hình thành phần mạng truyền tải theo phân cấp số).

ETSI ETS 300 216 (1992), Network Aspects (NA); Metropolitan Area Network (MAN); Physical layer convergence procedure for 155,520 Mbit/s (Các khía cạnh về mạng (NA); Mạng đô thị (MAN); Cơ chế hội tụ lớp vật lý đối với tốc độ 155,520 Mbit/s).

IEEE Standard 802.3 (2005), Information technology - Telecommunications and information exchange between systems - Local and metropolitan area networks - Specific requirements Part 3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications Amendment: Media Access Control (MAC) Parameters, Physical Layers, and Management Parameters for 10 Gb/s Operation (Công nghệ thông tin - Trao đổi thông tin và viễn thông giữa các hệ thống - Mạng nội hạt và đô thị - Các yêu cầu cụ thể Phần 3: Phương pháp đa truy nhập theo sóng mạng có phát hiện xung đột (CSMA/CD) và các đặc tính lớp vật lý: Các tham số điều khiển truy nhập môi trường (MAC), lớp vật lý và các tham số quản lý đối với tốc độ 10Gb/s).

3. Thuật ngữ và định nghĩa

3.1

Chẵn lẻ luân phân theo bit -X (Bit Interleaved Parity-X):

Phương pháp dùng để giám sát lỗi. Với chẵn lẻ dương, mã bit-X được sinh ra bởi thiết bị phát trên một phần nhất định nào đó của tín hiệu theo phương thức sao cho bit đầu tiên của mã sẽ cho chẵn lẻ dương trên bit đầu tiên của tất cả các chuỗi gồm X-bit nằm trong phần kiểm soát của tín hiệu, bit thứ hai cho chẵn lẻ dương trên bit thứ hai của tất cả các chuỗi gồm X-bit nằm trong phần nhất định nào đó, vân vân… Chẵn lẻ dương được sinh ra bằng cách đặt các bit BIP-X sao cho sẽ có một số chẵn các bit 1 trong mỗi phần được giám sát của tín hiệu. Mỗi phần được giám sát sẽ chứa tất cả các bit nằm ở cùng một vị trí bit trong các chuỗi gồm X-bit thuộc phần kiểm soát của tín hiệu. Phần kiểm soát gồm cả BIP-X.

3.2

Con trỏ (pointer)

Bộ chỉ báo để chỉ ra độ lệch khung của một container ảo so với chuẩn khung của thực thể truyền tải mà container ảo được truyền dẫn trên đó.

3.3

Container ảo - n (virtual container-n):

Cấu trúc thông tin được sử dụng cho kết nối lớp luồng trong SDH. Nó bao gồm phần tải tin và thông tin POH được tổ chức thành cấu trúc khung theo khối, các khung này được lặp lại sau mỗi chu kỳ 125 hoặc 500 ms. Thông tin để xác định điểm bắt đầu của khung VC-n được cung cấp bởi lớp mạng server. Có hai loại container ảo được định nghĩa:

- Container ảo bậc thấp VC-n (n = 11, 12, 2, 3): VC-n bao gồm một container-n và cùng với phần mào đầu luồng POH tương ứng.

- Container ảo bậc cao VC-n (n = 3, 4): VC-n bao gồm một container-n (n = 3, 4) hoặc nhóm TUG (TUG-2 hoặc TUG-3) cùng với phần mào đầu luồng POH tương ứng.

3.4

Container-n (n = 11, 12, 2, 3, 4) (container-n):

Cấu trúc thông tin tạo nên tải tin đồng bộ cho container ảo. Đối với mỗi container ảo xác định sẽ có một container tương ứng. Một số hữu hạn các container tiêu chuẩn đã được xác định và có chức năng thích ứng các tốc độ mạng thông dụng. Các tốc độ này hiện đang được quy định trong G.702.

3.5

Đa thức sinh (generator polynomial):

Đa thức được sử dụng cho việc mã hóa các loại mã vòng. Phần còn lại sau khi chia đa thức thông tin cho đa thức sinh sẽ là phân dư của từ mã được mã hóa.

3.6

Đồng chỉnh SDH (SDH aligning):

Thủ tục mà thông tin bù khung được đưa vào khối nhánh hoặc khối giám sát khi thích ứng vào khung tương ứng của lớp tương ứng.

3.7 Ghép kênh SDH (SDH multiplexing):

Thủ tục ghép mà ở đó các luồng tín hiệu bậc thấp được thích ứng vào một luồng bậc cao hoặc ghép các luồng tín hiệu bậc cao vào tín hiệu STM-N.

3.8

Giao diện dSTM-12NMi (dSTM-12NMi interface):

Giao diện truyền dẫn SDH truyền tải một hoặc nhiều TU-12 với phần mào đầu đoạn dựa trên SHDSL. Giao diện dSTM-12NMi được định nghĩa cho công nghệ truyền tải SHDSL. Số N của TU-12 trong giao diện dSTM-12NMi quy định trong tiêu chuẩn này nằm trong giới hạn từ 1 đến 9. Số M của SHDSL là số đôi dây mà tín hiệu dSTM-12NMi truyền trên đó (M = 1 + 4). Số i thể hiện việc có hoặc không có của kênh DCC (M x i x 8) kbit/s trong tín hiệu dSTM-12NMi. i = 0, 1, …, 7 trong trường hợp một đôi dây; i = 0,…, 4 trong trường hợp hai đôi dây; i = 0,…, 3 trong trường hợp ba đôi dây; i = 0, 1, 2 trong trường hợp bốn đôi dây hoặc bằng 1. Quy định về N va M xem trong Bảng G.1 của tiêu chuẩn này.

3.9

Giao diện gSTM-11 (gSTM-11 Interface):

Giao diện truyền dẫn SDH tải một TU-11 với phần mào đầu dựa trên G-PON, Giao diện gSTM-11 được định nghĩa cho công nghệ truyền tải G-PON. Xem Bảng H.1.

3.10

Giao diện gSTM-12 (gSTM-12 Interface):

Giao diện truyền dẫn SDH tải một TU-12 với phần mào đầu dựa trên G-PON, Giao diện gSTM-12 được định nghĩa cho công nghệ truyền tải G-PON. Xem Bảng H.1.

3.11

Giao diện gSTM-2 (gSTM-2 Interface):

Giao diện truyền dẫn SDH tải một TU-2 với phần mào đầu dựa trên G-PON, Giao diện gSTM-2 được định nghĩa cho công nghệ truyền tải G-PON. Xem Bảng H.1.

3.12

Giao diện gSTM-3 (gSTM-3 Interface):

Giao diện truyền dẫn SDH tải một TU-3 với phần mào đầu dựa trên G-PON, Giao diện gSTM-3 được định nghĩa cho công nghệ truyền tải G-PON. Xem Bảng H.1.

3.13

Giao diện nút mạng (NNI) (network node interface):

Giao diện được sử dụng để kết nối với nút mạng khác. Trên Hình 1 minh họa vị trí của các NNI trong mạng.

Hình 1 - Vị trí của NNI

3.14

Khối nhánh (TU-n) (tributary unit-n):

Cấu trúc thông tin cung cấp sự tương thích giữa lớp luồng bậc thấp và lớp luồng bậc cao. Nó bao gồm phần tải tin (container ảo bậc thấp) và con trỏ khối nhánh. Con trỏ này chỉ ra độ bù giữa vị trí bắt đầu của khung tải tin so với vị trí bắt đầu của khung container ảo bậc cao.

TU-n (n = 11, 12, 2, 3, 4) gồm có một VC-n cùng với một con trỏ TU-n.

3.15
Khối quản lý -n (AU-n) (administrative unit-n):

Cấu trúc thông tin để cung cấp sự thích ứng giữa lớp luồng bậc cao và lớp đoạn ghép kênh. Nó bao gồm phần tải tin (container ảo bậc cao) và con trỏ khối quản lý. Con trỏ này sẽ chỉ ra độ bù của vị trí bắt đầu của khung tải so với điểm bắt đầu của khung đoạn ghép kênh. Có hai loại khối quản lý được định nghĩa:

- AU-4 bao gồm có VC-4 và con trỏ khối quản lý. Con trỏ này có chức năng đồng chỉnh pha của VC-4 với khung STM-N.

- AU-3 gồm có VC-3 và con trỏ khối quản lý. Con trỏ này có chức năng đồng chỉnh pha của VC-3 với khung STM-N.

Trong mỗi trường hợp, vị trí của con trỏ khối quản lý là cố định so với khung STM-N.

3.16

Liên kết (concatenation):

Thủ tục ghép băng thông của một số các container nhỏ hơn vào một container có băng thông lớn hơn. Có hai kiểu liên kết:

- Liên kết liên tục: duy trì độ rộng băng thông liên tục trong suốt quá trình chuyển tải. Liên kết liên tục yêu cầu chức năng liên kết tại từng phần tử mạng.

- Liên kết ảo: chia băng thông liên tục thành các VC, chuyển tải từng VC và tái tổ hợp các VC này thành băng thông liên tục tại điểm cuối của truyền dẫn. Liên kết ảo chỉ yêu cầu chức năng liên kết tại thiết bị kết cuối luồng truyền dẫn.

3.17

Mã hệ thống (systematic code):

Các bit dữ liệu gốc dùng cho mã nhị phân không bị thay đổi trong quá trình mã hóa. Các bit hoặc các ký hiệu dư được thêm vào từng khối mã một cách riêng biệt.

3.18

Mã nhị phân rút gọn-BCH (shortened binary-BCH):

Phiên bản rút gọn của mã vòng tuyến tính khối. Mã nhị phân rút gọn BCH có các đặc tính chung sau:

n = 2^m - 1 - s

k = n - t x m

d = 2 x t + 1

trong đó:

n là kích thước của toàn bộ từ mã;

k là số các bit thông tin;

m là tham số của mã BCH;

t là số các lỗi được sửa trong khối của mã BCH;

d là khoảng cách mã tối thiểu;

s là lượng thông tin bị loại trừ như là phần rút gọn của mã

3.19

Modul truyền tải đồng bộ (STM) (synchronous transport module):

Cấu trúc thông tin được dùng để cung cấp các kết nối lớp phân đoạn trong SDH. STM bao gồm phần tải thông tin và thông tin mào đầu đoạn (SOH) được tổ chức thành cấu trúc khung theo khối, được lặp lại sau mỗi chu kỳ 125 ms. STM cơ sở được định nghĩa tại tốc độ 155 520 kbit/s và được gọi là STM-1. Các STM có dung lượng cao hơn có tốc độ bit bằng N lần STM-1 (N = 4, 16, 64, 256). Các giá trị N lớn hơn còn đang được nghiên cứu.

STM-0 bao gồm một khối quản lý ở mức 3. STM-N, N ³ 1 gồm có một nhóm khối quản lý ở mức N (AUG-N) cùng với SOH. Tốc độ bít của các phân cấp STM-N được quy định trong Bảng 2 của tiêu chuẩn này.

3.20

Nhóm khối nhánh (TUG) (tributary unit group):

Một hoặc nhiều khối nhánh có vị trí xác định cố định trong tải VC-n bậc cao. TUG-2 bao gồm một tổ hợp đồng nhất các TU-11, TU-12 hoặc TU-2, TUG-3 bao gồm một tổ hợp đồng nhất các TUG-2 hoặc TU-3.

3.21

Nhóm khối quản lý (AUG) (administrative unit group):

Một hoặc nhiều khối quản lý chiếm giữ một vị trí cố định đã được xác định trước trong phần tải tin của STM.

AUG-1 gồm có một tổ hợp đồng nhất các AU-3 hoặc một AU-4.

3.22

Phân cấp số đồng bộ (SDH) (synchronous digital hierarchy):

Tập hợp phân cấp của các cấu trúc truyền tải số được chuẩn hóa để truyền tải các thông tin một cách thích ứng trên các mạng truyền dẫn vật lý.

3.23

Ánh xạ SDH (SDH mapping):

Thủ tục nhằm thích ứng các tín hiệu nhánh vào các VC ở phần biên của mạng SDH.

4. Ký hiệu và thuật ngữ

5. Yêu cầu kỹ thuật cho nguyên lý ghép kênh cơ bản

5.1 Cấu trúc ghép kênh

Phương pháp để ghép các tín hiệu bậc thấp vào các luồng SDH được quy định trên các Hình 2, Hình 3, Hình 4, Hình 5 và Hình 6.

CHÚ THÍCH - VC-4-Xc tốc độ cao có thể được sử dụng mà không cần bất kỳ một ràng buộc nào trong kết nối điểm - điểm. Mạng SDH có thể bị giới hạn trong phạm vi tốc độ bit VC-4-Xc nhất định (ví dụ X £ 64) vì ring MS SPRING phải dành 50% băng tần STM-N cho việc bảo vệ.

Bảng 1 - Loại VC và dung lượng

Hình 2 - Cấu trúc ghép kênh

CHÚ THÍCH 1 - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

CHÚ THÍCH 2 - n=1, 2

Hình 3 - Phương pháp ghép kênh trực tiếp từ container-11/container-12 sử dụng AU-4

CHÚ THÍCH 1 - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

CHÚ THÍCH 2 - n=1, 2

Hình 4 - Phương pháp ghép kênh trực tiếp từ container-11/container-12 sử dụng AU-3

CHÚ THÍCH - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

Hình 5 - Phương pháp ghép kênh trực tiếp từ container-3 sử dụng AU-3

CHÚ THÍCH - Phần không gạch chéo là phần đồng chỉnh pha. Đồng chỉnh pha giữa phần không gạch chéo và phần gạch chéo được xác định bởi con trỏ (PTR) và được chỉ ra bởi mũi tên

Hình 6 - Phương pháp ghép kênh trực tiếp từ container-4 sử dụng AU-4

5.2 Cấu trúc khung cơ sở

Cấu trúc khung của tín hiệu STM-N được quy định trên Hình 7, bao gồm 3 phần chính:

- Thông tin mào đầu đoạn (SOH)

- Con trỏ khối quản lý

- Tải tin

Hình 7 - Cấu trúc khung STM-N

5.2.1 Thông tin mào đầu đoạn

Hàng 1-3 và 5-9 của cột 1 đến 9xN trong khung STM-N trên Hình 7 là được dành cho SOH. Phân bổ dung lượng và chi tiết về các chức năng của SOH được trình bày trong điều 8.

5.2.2 Các con trỏ khối quản lý

Hàng 4 của cột từ 1 đến 9xN trong Hình 7 được dành cho con trỏ khối quản lý. Ứng dụng và các yêu cầu cụ thể đối với con trỏ được trình bày trong điều 8.

5.2.3 Các khối quản lý trong STM-N

Phần tải tin của STM-N được dùng để tải một AUG-N, trong đó:

a) AUG-256 có thể bao gồm 4 AUG-64 hoặc 1 AU-4-256c.

b) AUG-64 có thể bao gồm 4 AUG-16 hoặc 1 AU-4-64c.

c) AUG-16 có thể bao gồm 4 AUG-4 hoặc 1 AU-4-16c.

d) AUG-4 có thể bao gồm 4 AUG-1 hoặc 1 AU-4-4c.

e) AUG-1 có thể bao gồm 1 AU-4 hoặc 3 AU-3s.

VC-n tương ứng với mỗi AU-n có pha không cố định so với khung STM-N. Vị trí byte đầu tiên của VC-n được chỉ ra bởi con trỏ AU-n. Con trỏ AU-n nằm ở vị trí cố định trong khung STM-N (xem minh họa trong các hình từ Hình 3 đến Hình 9).

Thông qua VC-4, AU-4 có thể được sử dụng để tải các TU-n (n=11, 12, 2, 3) tạo nên ghép kênh 2 cấp (xem minh họa trên các Hình 8a và Hình 9a) VC-n tương ứng với mỗi TU-n không có quan hệ về pha cố định so với điểm bắt đầu của VC-4. Con trỏ TU-n nằm ở vị trí cố định trong khung VC-4 và chỉ ra vị trí byte đầu tiên của VC-n trong khung VC-4.

Thông qua VC-3, AU-3 có thể được sử dụng để tải các TU-n (n=11, 12, 2, 3) tạo nên ghép kênh 2 cấp (xem minh họa trên Hình 8b và Hình 9b). VC-n tương ứng với mỗi TU-n không có quan hệ về pha cố định so với điểm bắt đầu của VC-3. Con trỏ TU-n nằm ở vị trí cố định trong khung VC-3 và chỉ ra vị trí byte đầu tiên của VC-n trong khung VC-3.

Hình 8 - Khối quản lý trong khung STM-1

X Con trỏ AU-n

o Con trỏ TU-n

AU-n Con trỏ AU-n + VC-n (xem điều 7)

TU-n Con trỏ TU-n + VC-n (xem điều 7)

Hình 9 - Ghép kênh 2 cấp

5.2.4 Tín hiệu bảo dưỡng

5.2.4.1 Tín hiệu chỉ thị cảnh báo

Tín hiệu chỉ thị cảnh báo (AIS) là tín hiệu được gửi theo chiều đi chỉ thị rằng có sai hỏng trong luồng tín hiệu theo chiều lên được phát hiện.

5.2.4.1.1 MS-AIS

AIS đoạn ghép kênh (MS-AIS) được quy định có giá trị là "1" trong toàn bộ khung STM-N, trừ trong phần STM-N RSOH.

5.2.4.1.2 MSF-AIS

FEC AIS đoạn ghép kênh (MSF-AIS) được quy định có giá trị là "1" trong toàn bộ khung STM-N, ngoại trừ phần STM-N RSOH không kể các byte P1 và Q1.

5.2.4.1.3 AU/TU-AIS

AIS khối quản lý (AU-AIS) được quy định có giá trị là "1" trong toàn bộ AU-n (n=3, 4, 4-Xc), kể cả trong con trỏ AU-n.

AIS khối nhánh (TU-AIS) được quy định có giá trị là "1" trong toàn bộ TU-n (n=11, 12, 2, 3), kể cả trong con trỏ TU-n.

5.2.4.1.4 VC-AIS

Tín hiệu AU/TU-AIS đến kết nối chuyển tiếp (TC) được chuyển đổi thành AIS container ảo (VC-AIS) trong kết nối chuyển tiếp vì để giám sát kết nối chuyển tiếp (TCM) cần có con trỏ AU-n/TU-n hợp lệ.

VC-n (n=3, 4, 4-Xc) AIS được quy định có giá trị là "1" trong toàn bộ VC-n khi byte nhà khai thác mạng N1 có giá trị hợp lệ, chức năng TCM được cung cấp và có mã phát hiện lỗi hợp lệ trong byte B3.

VC-m (m=11, 12, 2) AIS được quy định có giá trị là "1" trong toàn bộ VC-m khi byte khai thác mạng N2 có giá trị hợp lệ, chức năng TCM được cung cấp và có mã phát hiện lỗi hợp lệ trong các bit 1 và 2 của byte V5.

5.2.4.2 Tín hiệu thông báo luồng VC-n/VC-m không sẵn sàng

5.2.4.2.1 Trong trường hợp mạng có cung cấp truyền tải tín hiệu kết nối chuyển tiếp

Trong trường hợp mạng có cung cấp truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2), byte giám sát kết nối chuyển tiếp (N1) và byte truy vết luồng (J1), và có byte BIP-8 (B3) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng không được quy định.

Trong trường hợp mạng có cung cấp truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc thấp (bit 5, 6, 7 của byte V5), byte giám sát kết nối chuyển tiếp (N2) và byte truy vết luồng (J2), và có BIP-2 (bit 1, 2 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng không được quy định.

Các tín hiệu này chỉ cho chức năng xử lý truyền tải đường xuống biết rằng container ảo hiện đang không bị chiếm, không nối vào chức năng nguồn kết cuối luồng. Các thông tin về chất lượng chỉ được cung cấp thông qua giám sát BIP.

Trong kết nối chuyển tiếp, tín hiệu không sẵn sàng VC-n/VC-m được tạo ra trước khi các byte giám sát kết nối chuyển tiếp (N1, N2) có giá trị hợp lệ (khi mà không phải tất cả các bit của N1 và N2 đều có giá trị là "0").

5.2.4.2.2  Trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Đối với trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2) và byte truy vết luồng (J1), và có BIP-8 (B3) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng không được quy định.

Đối với trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc thấp (bit 5, 6, 7 của byte V5) và byte truy vết luồng (J2), và có byte BIP-2 (bit 1, 2 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo và phần còn lại của mào đầu luồng là không được quy định.

5.2.4.3 Tín hiệu VC-n/VC-m không sẵn sàng, có giám sát

5.2.4.3.1 Trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Trong trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng, giám sát, có giám sát là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2) và byte giám sát kết nối chuyển tiếp (N1), và có BIP-8 (B3), byte truy vết luồng (J1) và byte trạng thái của luồng (G1) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte mào đầu luồng F2, H4, F3 và K3 còn đang được nghiên cứu tiếp.

Tín hiệu VC-n (n=3, 4) không sẵn sàng, có giám sát tín hiệu là VC-n không sẵn sàng nâng cao.

Trong trường hợp mạng hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong các bit nhãn tín hiệu luồng conainer ảo bậc thấp (bit 5, 6, 7 của byte V5) và byte giám sát kết nối chuyển tiếp (N2), và có BIP-2 (bit 1, 2 của byte V5), byte truy vết luồng (J2) và trạng thái của luồng (bit 3 và 8 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte/bit mào đầu luồng (bit 4 trong byte V5 và K3) còn đang được nghiên cứu tiếp.

Tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu VC-m không sẵn sàng nâng cao.

Các tín hiệu này thông báo cho chức năng xử lý truyền tải đường xuống biển rằng container ảo hiện đang không bị chiếm và được tạo ra bởi bộ phát giám sát. Các thông tin về chất lượng, nguồn và trạng thái của kết nối được cung cấp thông tin chỉ thị lỗi bit, vết luồng và trạng thái của luồng.

Trong kết nối chuyển tiếp, tín hiệu VC-n/VC-m không sẵn sàng, có giám sát được tạo ra trước khi các byte giám sát kết nối chuyển tiếp (N1, N2) có giá trị hợp lệ (khi mà không phải tất cả các bit của N1 và N2 đều có giá trị là "0").

5.2.4.3.2 Trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp

Trong trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-n (n=3, 4) hoặc VC-4-Xc không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong các byte nhãn tín hiệu luồng container ảo bậc cao (C2), có BIP-8 (B3), byte nhận dạng vết luồng (J1) và byte trạng thái của luồng (G1) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte mào đầu luồng F2, H4, F3, K3 và N1 còn đang được nghiên cứu tiếp.

Trong trường hợp mạng không hỗ trợ việc truyền tải tín hiệu kết nối chuyển tiếp, tín hiệu VC-m (m=11, 12, 2) không sẵn sàng, có giám sát là tín hiệu có tất cả các bit là "0" trong nhãn tín hiệu luồng container ảo bậc cao (bit 5, 6, 7 của byte V5), có BIP-2 (bit 1, 2 của byte V5), byte nhận dạng vết luồng (J2) và trạng thái của luồng (bit 3 và 8 của byte V5) hợp lệ. Các byte trong phần tải tin của container ảo không được quy định. Nội dung trong phần còn lại của các byte/bit mào đầu luồng (bit 4 trong V5, N2 và K4) còn đang được nghiên cứu tiếp.

5.3 Phân cấp tốc độ

Tốc độ bit của phân cấp SDH được quy định trên Bảng 2.

Bảng 2 - Tốc độ bit phân cấp SDH

5.4 Kết nối các tín hiệu STM-N

SDH được thiết kế để truyền tải nhiều loại tín hiệu khác nhau, bao gồm tất cả các tín hiệu được quy định trong khuyến nghị ITU-T G.702. Khi truyền tải các container ảo có các cấu trúc khác nhau, các qui tắc kết nối sau sẽ được sử dụng:

a) Kết nối hai AUG-1 có cấu trúc từ hai loại AU khác nhau là AU-4 và AU-3 sẽ sử dụng các trúc AU-4. AUG-1 có cấu trúc từ AU-3 sẽ được tách về VC-3 hoặc TUG-2 sau đó lại được ghép lại thành AUG-1 thông qua đường ghép TUG-3/VC-4/AU-4 như trên Hình 10a và Hình 10b.

b) Kết nối các VC-11 được cấu trúc từ hai loại TU-11 và TU-12 sẽ sử dụng cấu trúc TU-11 như trên hình 10c.

c) Kết nối các VC-3s/4s liên kết được truyền tải trên các kiểu liên kết khác nhau (liên kết liên tục và liên kết ảo) sẽ sử dụng kết chuỗi liền kề (trừ khi có sự thỏa thuận khác giữa các nhà cung cấp dịch vụ truyền tải)

Hình 10 - Kết nối các STM-N

5.5 Trộn tín hiệu

Tín hiệu STM-N (N=0, 1, 4, 16, 64 và 256) phải được trộn theo đa thức 1 + X⁶ + X⁷ theo sơ đồ trên Hình 11 dưới đây. Việc trộn tín hiệu được thực hiện cho tất cả các byte của khung SDH trừ hàng đầu tiên của byte quản lý STM-N SOH. Bộ trộn được đặt về "1111111" ngay sau byte cuối cùng của hàng đầu tiên của byte quản lý SOH.

Với các byte nằm trong hàng đầu tiên của STM-256 SOH, chỉ có các byte nằm ở các vị trí S (1,3,193) [1,705] to S (1,4,64) [1,832] là không được trộn. Bộ trộn vẫn làm việc ở các vị trí khung này nên đối với STM-256, các byte SOH ở vị trí từ  S (1,1,1) [1,1] đến S (1,3,192) [1,704] và từ S (1,4,65) [1,833] đến (1,9,256) [1,2304] phải được trộn với bộ trộn được thiết lập lại ở khung STM-256 trước đó.

Hình 11 - Sơ đồ chức năng của bộ trộn đồng bộ khung

CHÚ THÍCH 1 - Để tránh không có một chuỗi dài các bit "1" hoặc "0" xuất hiện, cần phải lưu ý khi lựa chọn nội dung của byte Z0 và các byte được dành cho quốc gia vì các byte này không tham gia vào quá trình trộn

Đối với hàng đầu tiên của các byte SOH của STM-256, thì chỉ có S (1,3,193) [1,705] đến S (1,4,64) [1,832] sẽ không bị trộn.

CHÚ THÍCH 2 - Bộ trộn tiếp tục hoạt động ở các vị trí khung nêu trên

CHÚ THÍCH 3 - Do vậy, đối với STM-256, các byte SOH S (1,1,1) [1,1] đến S (1,3,192) [1,704] và S (1,4,65) [1,833] đến S (1,9,256) [1,2304] sẽ được trộn bằng bộ trộn chạy từ vị trí reset ở khung STM-256 đầu tiên.

CHÚ THÍCH 4 - Đối với các byte không sử dụng nằm trong hàng 1 của khung STM-256, phải chọn mẫu bit sao cho có đủ chuyển tiếp tín hiệu và không có sự mất cân bằng đáng kể về DC sau khi thực hiện trộn.

5.6 Giao diện vật lý của NNI

Chỉ tiêu về đặc tính giao diện điện của NNI được quy định trong ITU-T G.703. Chỉ tiêu về đặc tính giao diện quang NNI được quy định trong ITU-T G.957 và G.691.

6. Yêu cầu kỹ thuật cho phương pháp ghép kênh

6.1 Ghép kênh khối quản lý vào STM-N

6.1.1 Ghép các nhóm khối quản lý (AUG) vào STM-N

6.1.1.1 Ghép các AUG-N và STM-N, N=(1, 4, 16, 64, 256)

AUG-N được quy định có cấu trúc gồm 9 hàng, N x 261 cột và thêm N x 9 byte ở hàng 4 (các byte này dành cho con trỏ AU-n). STM-N bao gồm SOH và cấu trúc 9 hàng, N x 261 cột và N x 9 byte ở hàng 4 (dành cho con trỏ AU-n). AUG-N được ghép kênh vào cấu trúc này và có pha cố định so với STM-N (xem Hình 12)

Hình 12 - Ghép kênh AUG-N vào STM-N

6.1.1.2 Ghép kênh các AUG-N vào AUG-4xN

Phương pháp ghép 4 AUG-N vào AUG-4xN được quy định trên Hình 13. 4 AUG-N được ghép xen kẽ theo khối, mỗi khối gồm N byte để tạo thành cấu trúc AUG-4xN. Các AUG-N có pha cố định so với AUG-4xN

Hình 13 - Ghép kênh 4 AUG-N vào AUG-4xN

6.1.2 Ghép kênh AU-4 thành AUG-1

Phương pháp ghép kênh AU-4 vào AUG-1 được quy định trên Hình 14. 9 byte đầu tiên của hàng 4 được dành cho con trỏ AU-4, 9 hàng, 261 cột còn lại sẽ được dành cho container ảo VC-4. Pha của VC-4 không cố định so với AU-4. Vị trí byte đầu tiên của VC-4 được xác định bởi con trỏ AU-4, AU-4 được đặt trực tiếp vào trong AUG-1.

1^* Tất cả các byte là 1

Y 1001 SS11 (các bit S chưa xác định)

Hình 14 - Ghép kênh các AU-4 thành AUG-1

6.1.3 Ghép kênh các AU-3 thành AUG-1

Phương pháp ghép kênh 3 AU-4 thành AUG-1 được quy định trên Hình 15. Ba byte đầu tiên của hàng 4 được dành cho con trỏ AU-3. 9 hàng, 87 cột còn lại được dành cho VC-3 và hai cột các byte chèn cố định. Các byte ở mỗi hàng trong hai cột chèn cố định của các AU-3 là như nhau. Pha của VC-3 và hai cột chèn cố định là không cố định so với AU-3. Vị trí byte đầu tiên của VC-3 được xác định bởi giá trị của con trỏ AU-3. Các AU-3 được ghép theo từng byte trong cấu trúc AUG-1.

CHÚ THÍCH - Các byte trong mỗi hàng của 2 cột chèn cố định của mỗi AU-3 là giống nhau

Hình 15 - Ghép kênh các AU-3 thành cấu trúc AUG-1

6.1.4 Ghép kênh AU-3 vào STM-0

AU-3 được cấu trúc gồm có 9 hàng 87 cột và cộng thêm 3 byte ở hàng 4 (3 byte này được dành cho con trỏ AU-3). Khung STM-0 bao gồm phần SOH và có cấu trúc 9 hàng 87 cột cộng thêm 3 byte ở hàng 4 (dành cho con trỏ AU-3). AU-3 được ghép kênh vào cấu trúc này và có pha cố định so với STM-0 như minh họa trên Hình 16.

CHÚ THÍCH - Các byte trong mỗi hàng của 2 cột chèn cố định của mỗi AU-3 là giống nhau

Hình 16 - Ghép kênh AU-3 vào STM-0

6.2 Ghép kênh các khối nhánh vào VC-4 và VC-3

6.2.1 Ghép kênh các TUG-3 vào VC-4

Quá trình ghép 3 TUG-3 vào trong VC-4 được quy định trên Hình 17. TUG-3 có cấu trúc 9 hàng 86 cột. VC-4 gồm có một cột của VC-4 POH, hai cột chèn cố định và 258 cột dành cho phần tải tin. Ba TUG-3 được ghép theo byte vào cấu trúc tải tin có 9 hàng 258 cột của VC-4 và có pha cố định so với VC-4. Pha của VC-4 so với AU-4 được chỉ ra bởi con trỏ AU-4

Hình 17 - Ghép kênh 3 TUG-3 vào VC-4

6.2.2 Ghép kênh TU-3 thành cấu trúc TUG-3

Việc ghép kênh TU-3 thành cấu trúc TUG-3 được quy định trên Hình 18. TU-3 gồm có VC-3, 9 byte VC-3 POH và con trỏ TU-3. Cột đầu tiên trong cấu trúc 9 hàng 86 cột của TUG-3 được dành cho con trỏ TU-3 (các byte H1, H2, H3) và các byte chèn cố định. Pha của VC-3 so với TUG-3 được xác định bởi con trỏ TU-3.

Hình 18 - Ghép kênh TU-3 thành cấu trúc TUG-3

6.2.3 Ghép kênh các TUG-2 thành TUG-3

Phương pháp ghép kênh các TUG-2 thành cấu trúc TUG-3 được quy định trên Hình 19. TUG-3 có cấu trúc 9 hàng 86 cột với hai cột đầu tiên là các byte chèn cố định.

Hình 19 - Ghép kênh bảy TUG-2 thành cấu trúc TUG-3

Nhóm gồm 7 TUG-2 có thể ghép thành cấu trúc TUG-3 (như minh họa trên Hình 20). Các TUG-2 được ghép xen kẽ theo từng byte trong cấu trúc TUG-3.

Hình 20 - Ghép kênh 7 TUG-2 thành cấu trúc TUG-3

6.2.4 Ghép kênh các TUG-2 vào khung VC-3

Phương pháp ghép kênh các TUG-2s vào VC-3 được quy định trên Hình 21. VC-3 gồm có VC-3 POH và phần tải tin có cấu trúc 9 hàng 84 cột. 7 TUG-2 sẽ được ghép kênh vào trong VC-3 bằng cách ghép xen kẽ từng byte như minh họa trên Hình 22. Từng TUG-2 sẽ có vị trí cố định trong khung VC-3.

Hình 21- Ghép kênh 7 TUG-2 vào khung VC-3

(BỔ SUNG THÊM HÌNH)

Hình 22- Ánh xạ bảy TUG-2 thành một VC-3

6.2.5 Ghép kênh TU-2 thành TUG-2

Phương pháp ghép TU-2 thành TUG-2 được quy định trên Hình 22.

6.2.6 Ghép kênh TU-11 hoặc TU-12 thành TUG-2

Phương pháp ghép kênh 4 TU-11 hoặc 3 TU-12 thành TUG-2 được quy định trên Hình 22. Các TU-11/TU-12 được ghép xen kẽ theo từng byte trong khung TUG-2.

6.3 Đánh số AU-n/TU-n

Khung STM-N gồm N x 270 cột (đánh số từ 1 đến N x 270). N x 9 cột đầu tiên chứa SOH và con trỏ AU-4/AU-4-Xc. N x 261 cột còn lại chứa tải tin bậc cao (các nhánh bậc cao).

Các cột tải tin bật cao có thể được đánh địa chỉ bằng hai tham số (B,A) hoặc ba tham số (C,B,A) hoặc bốn tham số (D,C,B,A) hoặc năm tham số (E,D,C,B,A). Trong đó: A là số của AU-3, B là số của AUG-1, C là số của AUG-4, D là số của AUG-16 và E là số của AUG-64. (Xem từ Hình 28 đến Hình 36)

Trong trường hợp khung có cấu trúc AU-4, các cột tải tin có thể được đánh số bằng ba tham số địa chỉ (K, L, M), trong đó K là số của TUG-3, L là số của TUG-2 và M là số của TU-11/TU-12 (xem trong các Hình 38, Hình 39 và Bảng 3). Trong trường hợp khung có cấu trúc AU-3, chỉ sử dụng hai tham số là L và M (xem Hình 42 và Bảng 4).

Để đơn giản trong việc xác định tổng dung lượng nhánh, tức là số các nhánh bậc thấp được cung cấp, các cột của tải tin phân một số khe thời gian. Số khe thời gian dành cho mỗi nhánh trong mỗi khung được xác định bởi cấu hình của tải tin.

Khe thời gian (TS) AU được đánh số từ trái sang phải trong khung STM-N như minh họa trên các hình từ Hình 28 đến Hình 37. Khe thời gian (TS) TU được đánh số từ trái sang phải trong khung VC-4/VC-3 như minh họa trên các hình từ Hình 38 đến Hình 40.

AU và TU cũng có thể được đánh số hoặc theo phân cấp tuần tự (như minh họa trên các hình từ Hình 28 đến Hình 40 bằng số của khe thời gian hoặc bằng cách sử dụng phân cấp ghép kênh (như minh họa trên hình từ Hình 28 đến Hình 40 bằng địa chỉ.

6.3.1 Đánh số các AU-n (VC-n) trong khung STM-2576

STM-256 có thể bao gồm 4 AUG-64s, được đánh số từ #1 đến #4:

- AUG-64 #1 nằm ở các cột 1…64, 257…320, 513…576,…, của khung STM-256;

- AUG-64 #2 nằm ở các cột 65…128, 321…384, 577…640,… của khung STM-256;

- AUG-64 #3 nằm ở các cột 129…192, 385…448, 641…704,… của khung STM-256;

- AUG-64 #4 nằm ở các cột 193…256, 449…512, 705…768,… của khung STM-256.

Mỗi AUG-64 có thể bao gồm bốn AUG-16, được đánh số từ #1 đến #4. Mỗi AUG-16 có thể bao gồm bốn AUG-4, được đánh số từ #1 đến #4. Mỗi AUG-4 có thể bao gồm bốn AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm ba AU-3s, được đánh số từ #1 đến #3.

6.3.1.1 Đánh số các AU-4s (VC-4s) trong khung STM-256

AU-4 được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 23). Vị trí của AU-4 (E,D,C,B,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 64 x [E - 1] + 16 x [D - 1] + 4 x [C - 1] + [B - 1] + 256 x [X - 1] với X = 1 đến 270.

Hình 23 - Đánh số AU-4 trong khung STM-256

6.3.1.2 Đánh số AU-3 (VC-3) trong khung STM-256

AU-3 được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 24). Vị trí của AU-3 (E,D,C,B,A) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 64 x [E - 1] + 16 x [D - 1] + 4 x [C - 1] + [B - 1] + 256 x [A - 1] + 768 x [X - 1] với X = 1 đến 90.

Hình 24 - Đánh số AU-3 trong khung STM-256

6.3.1.3 Đánh số AU-4-4c (VC-4-4c) trong khung STM-256

AU-4-4c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B và A luôn có giá trị là 0. (xem Hình 25). Vị trí của AU-4-4c (E,D,C,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 4] + 64 x [E - 1] + 16 x [D - 1] + 4 x [C - 1] + 256 x [X DIV 4] với X = 1 đến 1080.

Hình 25 - Đánh số AU-4-4c trong khung STM-256

6.3.1.4 Đánh số AU-4-16c (VC-4-16c) trong khung STM-256

AU-4-16c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D là số của AUG-16 (được đánh số từ 1 đến 4), C, B và A luôn có giá trị là 0. (xem Hình 26). Vị trí của AU-4-16c (E,D,0,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 16] + 64 x [E - 1] + 16 x [D - 1] + 256 x [X DIV 16] với X = 1 đến 4320.

Hình 26 - Đánh số AU-4-16c trong khung STM-256

6.3.1.5 Đánh số AU-4-64c (VC-4-64c) trong khung STM-256

AU-4-16c được đánh số ở dạng #E, #D, #C, #B, #A, trong đó E là số của AUG-64 (được đánh số từ 1 đến 4), D, C, B và A luôn có giá trị là 0. (xem Hình 27). Vị trí của AU-4-64c (E,0,0,0,0) trong khung STM-256 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 64] + 64 x [E - 1] + 256 x [X DIV 64] với X = 1 đến 17 280.

Hình 27 - Đánh số AU-4-64c trong khung STM-256

6.3.1.6 Đánh số AU-4-256c trong khung STM-256

Trong khung STM-256 chỉ có thể chứa được một AU-4-256c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0, 0, 0)

6.3.2 Đánh số AU-n (VC-n) trong khung STM-64

STM-64 có thể bao gồm 4 AUG-16, được đánh số từ #1 đến #4:

- AUG-16 #1 nằm ở các cột 1…16, 65…80, 129…144… của khung STM-64;

- AUG-16 #2 nằm ở các cột 17…32, 81…96, 145…160… của khung STM-64;

- AUG-16 #3 nằm ở các cột 33…48, 97…112, 161…176,… của khung STM-64;

- AUG-16 #4 nằm ở các cột 49…64, 113…128, 177…192 của khung STM-64.

Mỗi AUG-16 có thể bao gồm 4 AUG-4, được đánh số từ #1 đến #4. Mỗi AUG-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm 4 AU-3s, được đánh số từ #1 đến #3.

6.3.2.1 Đánh số các AU-4 (VC-4) trong khung STM-64

AU-4 được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 28). Vị trí của AU-4 (D,C,B,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 16 X [D - 1] + 4 x [C - 1] + [B - 1] + 64 x [X - 1]  với X = 1 đến 270.

Hình 28 - Đánh số AU-4 trong khung STM-64

6.3.2.2 Đánh số các AU-3 (VC-3) trong khung STM-64

AU-3 được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 29). Vị trí của AU-3 (D,C,B,A) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = 1 + 16 X [D - 1] + 4 x [C - 1] + [B - 1] + 64 x [A - 1] + 192 x  [X - 1]  với X = 1 đến 90.

Hình 29 - Đánh số AU-3 trong khung STM-64

6.3.2.3 Đánh số các AU-4-4c (VC-4-4c) trong khung STM-64

AU-4-4c được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C là số của AUG-4 (được đánh số từ 1 đến 4), B và A luôn có giá trị là 0 (xem Hình 30). Vị trí của AU-4-4c (D,C,0,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 4] + 16 X [D - 1] + 4 x [C - 1] + 64 x [X DIV 4]  với X = 1 đến 1080.

Hình 30 - Đánh số AU-4-4c trong khung STM-64

6.3.2.4 Đánh số các AU-4-16c (VC-4-16c) trong khung STM-64

AU-4-16c được đánh số ở dạng #D, #C, #B, #A, trong đó D là số của AUG-16 (được đánh số từ 1 đến 4), C, B và A luôn có giá trị là 0 (xem Hình 31). Vị trí của AU-4-16c (D,0,0,0) trong khung STM-64 sẽ nằm ở vị trí các cột được xác định như sau:

Cột thứ X = [X mod 16] + 16 X [D - 1] + 64 x [X DIV 16]  với X = 1 đến 4320.

Hình 31 - Đánh số AU-4-16c trong khung STM-64

6.3.3 Đánh số AU-4-64c trong khung STM-64

Trong khung STM-64 chỉ có thể chứa được một AU-4-64c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0, 0)

6.3.4 Đánh số AU-n (VC-n) trong khung STM-16

STM-16 có thể bao gồm 4 AUG-4, được đánh số từ #1 đến #4:

- AUG-4#1 nằm ở các cột 1…4, 17…20, 33…36,… của khung STM-16;

- AUG-4#2 nằm ở các cột 5…8, 21…24, 36…40,… của khung STM-16;

- AUG-4#3 nằm ở các cột 9…12, 25…28, 41…44,… của khung STM-16;

- AUG-4#4 nằm ở các cột 13…16, 29…32, 45…48,… của khung STM-16.

Mỗi AUG-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4. Mỗi AUG-1 có thể bao gồm 3 AU-3, được đánh số từ #1 đến #3.

6.3.4.1 Đánh số AU-4 (VC-4) trong khung STM-16

AU-4 được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0. (xem Hình 32). Vị trí của AU-4 (C,B,0) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + 4 x [C - 1] + [B - 1] + 16 x [X - 1] với X = 1 đến 270.

Hình 32 - Đánh số AU-4 trong khung STM-16

6.3.4.2 Đánh số AU-3 (VC-3) trong khung STM-16

AU-3 được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3). (xem Hình 33). Vị trí của AU-3 (C,B,A) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + 4 x [C - 1] + [B - 1] + 16 x [A - 1] + 48 x [X - 1] với X = 1 đến 90.

Hình 33 - Đánh số AU-3 trong khung STM-16

6.3.4.3 Đánh số AU-4-4c 4(VC-4-4c) trong khung STM-16

AU-4-4c được đánh số ở dạng #C, #B, #A, trong đó C là số của AUG-4 (được đánh số từ 1 đến 4), B, và A luôn bằng 0. (xem Hình 34). Vị trí của AU-4-4c (C,0,0) trong khung STM-16 sẽ nằm ở các cột được xác định như sau:

Cột thứ 4X-3 = 1 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Cột thứ 4X-2 = 2 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Cột thứ 4X-1 = 3 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Cột thứ 4X = 4 + [C - 1] + 16 x [X - 1] với X = 1 đến 270.

Hình 34 - Đánh số AU-4-4c trong khung STM-16

6.3.4.4 Đánh số AU-4-16 trong khung STM-16

Trong khung STM-16 chỉ có thể chứa được một AU-4-16c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0, 0, 0)

6.3.5 Đánh số AU-n (VC-n) trong khung STM-4

STM-4 có thể bao gồm 4 AUG-1, được đánh số từ #1 đến #4:

- AUG-1#1 nằm ở các cột 1, 5, 9, … của khung STM-4;

- AUG-1#2 nằm ở các cột 2, 6, 10, … của khung STM-4;

- AUG-1#3 nằm ở các cột 3, 7, 11, … của khung STM-4;

- AUG-1#4 nằm ở các cột 4, 8, 12, … của khung STM-4.

Mỗi AUG-1 có thể bao gồm ba AU-3, được đánh số từ #1 đến #3.

6.3.5.1 Đánh số AU-4 (VC-4) trong khung STM-4

AU-4 được đánh số ở dạng #B, #A, trong đó B là số của AUG-1 (được đánh số từ 1 đến 4), và A luôn bằng 0 (xem Hình 35). Vị trí của AU-4 (B,0) trong khung STM-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + [B - 1] + 4 x [X - 1] với X = 1 đến 270.

Vì vậy, AU-4 (1,0) sẽ nằm ở các cột 1, 5, 9, …, 1077 của khung STM-4 và AU-4 (4,0) sẽ nằm ở các cột số 4, 8, 12,…, 1080 của khung STM-4.

Hình 35 - Đánh số AU-4 trong khung STM-4

6.3.5.2 Đánh số AU-3 (VC-3) trong khung STM-4

AU-3 được đánh số ở dạng #B, #A, trong đó B là số của AUG-1 (được đánh số từ 1 đến 4), và A là số của AU-3 (được đánh số từ 1 đến 3) (xem Hình 36). Vị trí của AU-3 (B,A) trong khung STM-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + [B - 1] + 4 x [A - 1] + 12 x [X - 1] với X = 1 đến 90.

Hình 36 - Đánh số AU-3 trong khung STM-4

6.3.5.3 Đánh số AU-4-4c trong khung STM-4

Trong khung STM-4 chỉ có thể chứa được một AU-4-4c. Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0,0)

6.3.6 Đánh số AU-n (VC-n) trong khung STM-1

6.3.6.1 Đánh số AU-4 (VC-4) trong khung STM-1

Trong khung STM-1 chỉ có thể chứa được một AU-4 (VC-4). Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0)

6.3.6.2 Đánh số AU-3 (VC-3) trong khung tín hiệu STM-1

AU-3 được đánh số ở dạng #A, trong đó A là số của AU-3 (được đánh số từ 1 đến 3) (xem Hình 37). Vị trí của AU-3 (A) trong khung STM-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 1 + [A - 1] + 3 x [X - 1] với X = 1 đến 90.

Hình 37 - Đánh số AU-3 trong khung STM-1

6.3.7 Đánh số AU-3 (VC-3) trong khung STM-0

Trong khung STM-0 chỉ có thể chứa được một AU-3 (VC-3). Tín hiệu này không cần đánh số nhưng cũng có thể coi là có số (0)

6.3.8 Đánh số TU-3 trong khung VC-4

Mỗi VC-4 có thể bao gồm 3 TUG-3, được đánh số từ #1 đến #3:

- TUG-3#1 (tương ứng với TUG-3 (A) trong Hình 17) nằm ở các cột 7, 10,…, 259 của khung VC-4;

- TUG-3#2 (tương ứng với TUG-3 (B) trong Hình 17) nằm ở các cột 5, 8, 11,…, 260 của khung VC-4;

- TUG-3#3 (tương ứng với TUG-3 (B) trong Hình 17) nằm ở các cột 6, 9, 12,…, 261 của khung VC-4;

Mỗi TUG-3 có thể bao gồm một TU-3. TU-3 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L và M luôn bằng 0. Vị trí của TU-3 (K,0,0) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 4 + [K - 1] + 3 x [X - 1] với X =1 đến 86.

6.3.9 Đánh số TU-2 trong khung VC-4

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 1 TU-2. TU-2 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M luôn bằng 0. Vị trí của TU-2 (K, L, 0) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [X - 1] với X = 1 đến 12

6.3.10 Đánh số TU-12 trong khung VC-4

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 3 TU-12 được đánh số từ #1 đến #3.

TU-12 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-12 (được đánh số từ 1 đến 3). Vị trí của TU-12 (K, L, M) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [M - 1] 63 x [X - 1] với X = 1 đến 4

6.3.11 Đánh các số TU-11 trong khung VC-4

Mỗi TUG-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 4 TU-11 được đánh số từ #1 đến #4.

TU-11 được đánh số ở dạng #K, #L, #M, trong đó K là số của TUG-3 (được đánh số từ 1 đến 3), L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-11 (được đánh số từ 1 đến 4). Vị trí của TU-11 (K, L, M) trong khung VC-4 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 10 [K - 1] + 3 x [L - 1]  21 x [M - 1] 84 x [X - 1] với X = 1 đến 3

6.3.12 Đánh số TU-2 trong khung VC-3

Mỗi VC-3 có thể bao gồm 7 TUG-2, được đánh số từ #1 đến #7 và mỗi TUG-2 sẽ có 1 TU-2.

TU-2 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M luôn bằng 0. Vị trí của TU-2 (L, 0) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 2 [L - 1]  7 x [X - 1] với X = 1 đến 12

6.3.13 Đánh số TU-12 trong khung VC-3

Mỗi TUG-2 có thể bao gồm 3 TU-12, được đánh số từ #1 đến #3. TU-12 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-12 (được đánh số từ 1 đến 3). Vị trí của TU-12 (L, M) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 2 [L - 1]  7 x [M - 1] 21 x [X - 1] với X = 1 đến 4

6.3.14 Đánh các số TU-11 trong khung VC-3

Mỗi TUG-2 có thể bao gồm 4 TU-11, được đánh số từ #1 đến #3. TU-11 được đánh số ở dạng #L, #M, trong đó L là số của TUG-2 (được đánh số từ 1 đến 7) và M là số của TU-11 (được đánh số từ 1 đến 1). Vị trí của TU-11 (L, M) trong khung VC-3 sẽ nằm ở các cột được xác định như sau:

Cột thứ X = 2 [L - 1]  7 x [M - 1] 28 x [X - 1] với X = 1 đến 3

CHÚ THÍCH: Số của các khe thời gian trên Hình 36 và Hình 33 không được hiểu là số của cổng nhánh.

Sơ đồ đánh số TU-3

Sơ đồ đánh số TU-2

Sơ đồ đánh số TU-12

Hình 38 - Đánh số TU-3, TU-2 và TU-12 trong khung VC-4

Hình 39 - Đánh số TU-11 trong khung VC-4

Sơ đồ đánh số TU-2

Sơ đồ đánh số TU-12

Sơ đồ đánh số TU-11

Hình 40 - Đánh số TU-2, TU-12, TU-11 trong khung VC-3

Bảng 3 - Phân bổ dung lượng của TU-n cho các khe thời gian trong khung VC-4

Bảng 4 - Phân bổ dung lượng của TU-n cho các khe thời gian trong khung VC-3

Địa chỉ #

7. Yêu cầu kỹ thuật cho con trỏ

7.1 Con trỏ AU-n

7.1.1 Vị trí của con trỏ

Con trỏ AU-4 nằm trong các byte H1, H2, H3 như quy định trên Hình 41. Ba con trỏ AU-3 nằm trong các byte H1, H2, H3 như quy định trên Hình 42.

1* Tất cả các byte có giá trị là 1

Y 1001SS11 (các bit S không được quy định)

Hình 41 - Đánh số độ bù con trỏ AU-4

Hình 42 - Đánh số độ bù con trỏ AU-3

7.1.2 Giá trị của con trỏ AU-n

Con trỏ chứa trong H1 và H2 xác định vị trí của byte mà ở đó VC-n bắt đầu. 2 byte dành cho con trỏ được ghép thành một từ như trong Hình 43. Mười bit cuối cùng của từ con trỏ (bit 7 - 16) của từ con trỏ mang giá trị con trỏ.

Con trỏ AU-4: Giá trị của con trỏ AU-4 là một số nhị phân nằm trong dải từ 0 đến 782, giá trị này chỉ ra độ bù, tăng 3 byte, giữa con trỏ và byte đầu tiên của VC-4 (xem Hình 41)

Trong trường hợp chỉ thị liên kết, con trỏ có giá trị như sau: "1001" trong các bit từ 1 đến 4, các bit 5-6 là không xác định, các bit từ 7 đến 16 có giá trị là "1" (xem Hình 43). Con trỏ AU được thiết lập về giá trị chỉ thị liên kết trong trường hợp liên kết các AU-4 (xem 7.1.7).

Con trỏ AU-3: Giá trị con trỏ AU-3 là một số nhị phân nằm trong dải từ 0 đến 782 (xem Hình 43). Khi ghép trong khung AUG-1, mối AU-3 sẽ có các byte H1, H2 và H3 tương ứng. Các byte H được thể hiện dưới dạng kế tiếp nhau (Hình 42). Tập các byte H1, H2, H3 đầu tiên sẽ liên quan đến AU-3 đầu tiên, tập các byte H1, H2, H3 thứ hai sẽ liên quan đến AU-3 thứ hai… Đối với mỗi AU-3, các con trỏ sẽ hoạt động độc lập.

Hình 43 - Mã hóa con trỏ AU-n/TU-3 (H1, H2, H3)

CHÚ THÍCH 1 - Các bit SS của AU-4, AU-4-Xc, AU-3 được xử lý trong thuật toán phát hiện con trỏ (xem phiên bản năm 1997 của ITU-T Rec. G.783). Từ các phiên bản 2000 của các khuyến nghị ITU-T G.783 và G.806, các bit SS không bao hàm trong thuật toán phát hiện con trỏ của AU-n.

CHÚ THÍCH 2 - Con trỏ được thiết lập tất cả về "1" khi AIS xuất hiện.

7.1.3 Hiệu chỉnh tần số

Nếu có sự lệch về tần số giữa tốc độ khung của AUG-N và VC-n, giá trị con trỏ sẽ tăng lên hoặc giảm đi tùy theo đó là chèn dương hay chèn âm. Hoạt động của con trỏ phải được phân cách nhau tối thiểu là 3 khung (tức là theo các nhóm 4 khung) trong đó giá trị của con trỏ được giữ nguyên.

Nếu tốc độ khung của VC-n quá chậm so với AUG-n, giá trị của con trỏ phải tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 7, 9, 11, 13 và 15 (I-bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. 3 byte chèn dương xuất hiện ngay sau byte H3 cuối cùng trong khung AU-4 chứa các bit I đã được đảo. Các con trỏ tiếp theo sẽ chứa độ lệch mới. Quá trình này được minh họa trên Hình 44.

Hình 44 - Hoạt động hiệu chỉnh của con trỏ AU-4 - Chèn dương

Đối với khung AU-3, byte chèn dương xuất hiện ngay sau byte H3 của khung AU-3 có chứa các bit I bị đảo. Con trỏ tiếp theo đó sẽ chứa độ lệch mới (xem minh họa trên Hình 45).

Hình 45 - Hoạt động hiệu chỉnh con trỏ AU-3 - chèn dương

Nếu tốc độ khung của VC-n quá nhanh so với AUG-N, giá trị của con trỏ phải tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo ngược các bit 8, 10, 12, 14 và 16 (D-bit) trong từ con trỏ để cho phép lựa chọn theo đã số của 5 bit tại bộ thu. 3 byte chèn âm xuất hiện trong byte H3 của khung AU-4 có chứa các bit D bị đảo. Con trỏ tiếp theo sẽ chứa độ lệch mới. Quá trình này được minh họa trên Hình 46.

1* Tất cả các bit trong byte có giá trị là 1

Y 1001 SS11 (các bit S là không xác định)

Hình 46 - Hoạt động hiệu chỉnh con trỏ AU-4 - chèn âm

Trong khung AU-3, byte chèn âm xuất hiện trong byte H3 của khung AU-3 có chứa các bit D bị đảo. Con trỏ tiếp theo sẽ chứa độ lệch mới. (xem minh họa trên Hình 47)

Hình 47 - Hoạt động hiệu chỉnh con trỏ AU-3 - Chèn âm

7.1.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong phần tải tin. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1010", "1100" và "1111") được hiểu là các giá trị không hợp lệ.

7.1.5 Tạo con trỏ

Các qui tắc để tạo con trỏ AU-n:

1. Ở trạng thái hoạt động bình thường, con trỏ chỉ ra vị trí bắt đầu của VC-n trong khung AU-n. NDF được thiết lập về "0110"

2. Giá trị con trỏ có thể thay đổi bởi một trong các hoạt động ở các bước 3, 4, 5

3. Nếu có yêu cầu chèn dương, giá trị của con trỏ hiện tại được gửi với các bit I được đảo ngược và cơ hội chèn dương tiếp theo đó được điền đầy với thông tin giả. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được tăng thêm 1 đơn vị. Nếu giá trị của con trỏ đã đạt cực đại, con trỏ tiếp theo sẽ được thiếp lập về 0. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

4. Nếu có yêu cầu chèn âm, giá trị của con trỏ hiện tại được gửi với các bit D được đảo ngược và cơ hội chèn âm tiếp theo đó được điền đầy với thông tin thật. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được giảm đi 1 đơn vị. Nếu giá trị của con trỏ đã đạt 0, con trỏ tiếp theo sẽ được thiết lập về giá trị cực đại. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

5. Nếu có sự thay đổi trong việc ánh xạ VC-n vì các lý do nào khác với điểm 3 và 4 ở trên, giá trị con trỏ mới phải được gửi đi kèm theo NDF được thiết lập về "1001". NDF chỉ xuất hiện trong khung đầu tiên (là khung có chứa các giá trị mới). Vị trí mới của VC-n sẽ bắt đầu tại độ lệch được thiết lập bởi giá trị mới của con trỏ. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

7.1.6 Thông dịch con trỏ

Các qui tắc thông dịch con trỏ:

1. Ở chế độ làm việc bình thường, con trỏ xác định vị trí bắt đầu của VC-n trong khung AU-n.

2. Bất kỳ sự thay đổi nào về giá trị của con trỏ hiện tại cũng đều được bỏ qua trừ khi có giá trị thích hợp mới của con trỏ xuất hiện trong 3 khung liên tiếp hoặc trước đó có xảy ra một trong ba các hoạt động 3, 4 hoặc 5 ở trên.

3. Nếu đa số trong số các bit I bị đảo, tức là chỉ thị có chèn dương. Giá trị con trỏ tiếp theo đó sẽ được tăng lên 1 đơn vị.

4. Nếu đa số trong số các bit D bị đảo, tức là chỉ thị có chèn âm. Giá trị con trỏ tiếp theo đó sẽ bị giảm đi 1 đơn vị.

5. Nếu giá trị của cờ NDF là cho phép, thì giá trị con trỏ coincident sẽ thay thế giá trị con trỏ hiện tại với độ lệnh được chỉ thị bởi con trỏ mới trừ trường hợp bộ thu ở trạng thái mắt con trỏ.

7.1.7 Liên kết các AU-4

Xem 10.1 và 10.2.

7.2 Con trỏ TU-3

7.2.1 Vị trí của con trỏ TU-3

Ba con trỏ TU-3 được chứa riêng biệt trong 3 byte H1, H2 và H3 như trên Hình 48.

Hình 48 - Đánh số độ bù con trỏ TU-3

7.2.2 Giá trị con trỏ TU-3

Giá trị con trỏ chứa trong các byte H1 và H2 chỉ ra vị trí bắt đầu của VC-3. Hai byte dành cho chức năng con trỏ được ghép thành một từ như trên Hình 43. Mười bit cuối cùng của từ con trỏ (bit 7 - 16) mang giá trị con trỏ.

Giá trị của con trỏ TU-3 là một số nhị phân nằm trong phạm vi từ 0-764, giá trị này chỉ ra độ lệch giữa con trỏ và byte đầu tiên của VC-3 (xem Hình 48).

7.2.3 Hiệu chỉnh tần số

Khi có sự lệch về tần số giữa tốc độ khung của TU-3 và VC-3, giá trị con trỏ sẽ tăng lên hoặc giảm đi tùy theo đó là chèn dương hay chèn âm. Hoạt động của con trỏ phải được phân cách nhau tối thiểu là 3 khung (tức là theo các nhóm 4 khung) trong đó khoảng thời gian đó giá trị của con trỏ được giữ nguyên.

Nếu tốc độ khung của VC-3 quá chậm so với TU-3, giá trị của con trỏ sẽ tăng lên 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 7, 9, 11, 13 và 15 (I- bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. Byte chèn dương xuất hiện ngay sau từng byte H3 trong khung TU-3 chứa các bit I đã được đảo. Các con trỏ TU-3 tiếp theo sẽ chứa độ lệch mới.

Nếu tốc độ khung của VC-3 quá nhanh so với TU-3, giá trị của con trỏ sẽ giảm đi 1 đơn vị. Hoạt động này được chỉ thị bằng việc đảo các bit 8, 10, 12, 14 và 16 (D- bit) trong từ con trỏ để cho phép lựa chọn theo đa số của 5 bit tại bộ thu. Các byte chèn âm xuất hiện ngay trong từng byte H3 trong khung TU-3 chứa các bit D đã được đảo. Các con trỏ TU-3 tiếp theo sẽ chứa độ lệch mới.

7.2.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong VC-3. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1010", "1100" và "1111") được hiểu là các giá trị không hợp lệ. Việc đồng bộ mới được chỉ thị bằng giá trị của con trỏ kèm theo đó là NDF có tác dụng tại độ lệch được chỉ thị.

7.2.5 Tạo con trỏ

1. Ở trạng thái hoạt động bình thường, con trỏ chỉ ra vị trí bắt đầu của VC-3 trong khung TU-3. NDF được thiết lập về "0110"

2. Giá trị con trỏ có thể thay đổi bởi một trong các hoạt động ở các bước 3, 4, 5.

3. Nếu có yêu cầu chèn dương, giá trị của con trỏ hiện tại được gửi với các bit I được đảo ngược và cơ hội chèn dương tiếp theo đó được điền đầy với thông tin giả. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được tăng thêm 1 đơn vị. Nếu giá trị của con trỏ đã đạt cực đại, con trỏ tiếp theo sẽ được thiết lập về 0. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

4. Nếu có yêu cầu chèn âm, giá trị của con trỏ hiện tại được gửi với các bit D được đảo ngược và cơ hội chèn âm tiếp theo đó được điền đầy với thông tin thật. Các con trỏ tiếp theo chứa giá trị bằng giá trị của con trỏ trước được giảm đi 1 đơn vị. Nếu giá trị của con trỏ đã đạt 0, con trỏ tiếp theo sẽ được thiết lập về giá trị cực đại. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

5. Nếu có sự thay đổi trong việc ánh xạ VC-3 vì các lý do nào khác với điểm 3 và 4 ở trên, giá trị con trỏ mới phải được gửi đi kèm theo NDF được thiết lập về "1001". NDF chỉ xuất hiện trong khung đầu tiên (là khung có chứa các giá trị mới). Vị trí mới của VC-3 sẽ bắt đầu tại độ lệch được thiết lập bởi giá trị mới của con trỏ. Không có hoạt động tăng hay giảm con trỏ xảy ra trong tối thiểu 3 khung liên tiếp.

7.2.6 Thông dịch con trỏ

Các qui tắc thông dịch con trỏ:

1. Ở chế độ làm việc bình thường, con trỏ xác định vị trí bắt đầu của VC-3 trong khung TU-3

2. Bất kỳ sự thay đổi nào về giá trị của con trỏ hiện tại cũng đều được bỏ qua trừ khi có giá trị thích hợp mới của con trỏ xuất hiện liên trong 3 khung liên tiếp hoặc trước đó có xảy ra một trong ba các hoạt động 3, 4 hoặc 5 ở trên (xem 8.2.5)

3. Nếu đa số trong số các bit I bị đảo, tức là chỉ thị có chèn dương, giá trị con trỏ tiếp theo đó sẽ được tăng lên 1 đơn vị.

4. Nếu đa số trong số các bit D bị đảo, tức là chỉ thị có chèn âm, giá trị con trỏ tiếp theo đó sẽ bị giảm đi 1 đơn vị

5. Nếu giá trị của cờ NDF là cho phép, thì giá trị con trỏ mới sẽ thay thế giá trị con trỏ hiện tại với độ lệch được chỉ thị bởi con trỏ mới trừ trường hợp bộ thu ở trạng thái mất con trỏ. Con trỏ TU-2, TU-12 và TU-11.

7.3 Con trỏ TU-2, TU-12 và TU-11

7.3.1 Vị trí của con trỏ TU-2, TU-12 và TU-11

Các con trỏ TU-2, TU-12 và TU-11 được chứa trong các byte V1 và V2 như quy định trên Hình 49.

TU Khối nhánh

VC Con-ten-nơ ảo

V1 Con trỏ TU thứ nhất

V2 Con trủ TU thứ 2

V3 Con trỏ TU thứ 3

V4 Dự phòng

CHÚ THÍCH - Các V1, V2, V3 và V4 là một phần của TU-n và được kết cuối tại bộ xử lý con trỏ

Hình 49 - Ánh xạ các container ảo trong đa khung TU

7.3.2 Giá trị của con trỏ TU-2, TU-12 và TU-11

Từ con trỏ TU được quy định trên Hình 50. Hai bit S (bit 5 và bit 6) chỉ ra loại TU. Giá trị con trỏ (nằm ở các bit 7 - 16) là một số nhị phân chỉ ra độ lệch giữa byte V2 và byte đầu tiên của VC-2, VC-12 hoặc VC-11. Phạm vi của độ lệch là khác nhau đối với từng loại TU như quy định trên Hình 51. Các byte con trỏ không được tính đến khi tính toán độ lệch.

I Tăng

D Giảm

N Cờ dữ liệu mới

Cờ dữ liệu mới

- Cho phép khi có tối thiểu 3 trong 4 bit trùng với mẫu "1001"

- Bị vô hiệu hóa khi có tối thiểu 3 trong 4 bit trùng với mẫu "0110"

- Không hợp lệ với các mã khác

Chèn âm

- Đảo 5 D-bit

- Chấp nhận các bit có ý nghĩa lớn nhất

Hình 50 - Mã hóa con trỏ TU-2, TU-12 và TU-11

V1 PTR1

V2 PTR2

V3 PTR3 (hoạt động)

V4 Dự phòng

Hình 51 - Bù con trỏ TU-2, TU-12 và TU-11

7.3.3 Hiệu chỉnh tần số của TU-2, TU-12 và TU-11

Con trỏ TU-2, TU-12 và TU-11 được sử dụng để hiệu chỉnh tần số của VC-2, VC-12, VC-11 theo cách giống như con trỏ TU-3 được sử dụng để hiệu chỉnh tần số của VC-3. Cơ hội chèn dương nằm ngay sau byte V3. Ngoài ra, V3 cũng được sử dụng như cơ hội chèn âm khi có chèn âm xảy ra, khi đó V3 sẽ được dùng cho tải tin. Điều này được minh họa trên Hình 51. Việc chỉ thị có hay không có cơ hội chèn được thực hiện bằng các bit I và D của con trỏ trong đa khung TU hiện tại. Giá trị chứa trong V3 khi không được sử dụng cho chèn âm không được quy định. Bộ thu sẽ bỏ qua giá trị chứa trong V3 bất cứ khi nào byte V3 không được sử dụng cho chèn âm.

7.3.4 Cờ dữ liệu mới (NDF)

Bit 1-4 (N-bit) của từ con trỏ chứa NDF cho phép sự thay đổi tùy ý của con trỏ nếu nguyên nhân của sự thay đổi này là do sự thay đổi trong phần tải tin. 4 bit được sử dụng cho NDF nhằm cho phép việc sửa lỗi. Chế độ hoạt động bình thường được chỉ thị bởi mã "0110" trong các N-bit. NDF được chỉ thị bằng việc đảo các N-bit thành "1001". NDF được hiểu là cho phép khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "1001". NDF được hiểu là bị vô hiệu hóa khi có 3 hoặc nhiều hơn 3 bit trong 4 bit trùng với mẫu "0110". Các giá trị còn lại ("0000", "0011", "0101", "1100" và "1111") được hiểu là các giá trị không hợp lệ. Việc đồng bộ mới được chỉ thị bằng giá trị của con trỏ và kèm theo đó là NDF có tác dụng tại độ lệch được chỉ thị.

7.3.5 Tạo và thông dịch con trỏ TU-2, TU-12 và TU-11

Các quy định về tạo và thông dịch con trỏ TU-2, TU-12 và TU-11 cho VC-2, VC-12 và VC-11 tương tự các qui tắc được quy định ở 7.2.5 và 7.2.6 cho con trỏ TU-3 trong đó TU-3 được thay thế bằng TU-2, TU-12 hoặc TU-11 và VC-3 được thay thế bằng VC-2, VC-12 hoặc VC-11.

7.3.6 Liên kết TU-2

Xem quy định trong 10.3 và 10.4

7.3.7 Kích thước của TU-2, TU-12 và TU-11

Các bít 5 và 6 của con trỏ TU-2, TU-12 và TU-11 chỉ ra kích thước của TU-m. Có 3 loại kích thước như quy định trên  Bảng 5 dưới đây:

Bảng 5 - Kích thước của TU-2, TU-12 và TU-11

7.3.8 Byte chỉ thị đa khung TU-2, TU-12 VÀ TU-11

Byte chỉ thị đa khung TU-2, TU-12 và TU-11 (byte H4) liên quan đến mức thấp nhất của cấu trúc ghép kênh và cung cấp đa khung 500 ms (4-khung). Byte này xác định khung chứa con trỏ TU-2, TU-12 hoặc TU-11. Trên Hình 49 chỉ ra cách ánh xạ các VC-2, VC-12 và VC-11 vào trong đa khung TU-2, TU-12 và TU-11. Giá trị của byte H4, đọc từ VC-4/VC-3 POH chỉ ra pha khung của tải VC-4/VC-3 tiếp theo (xem Hình 52). Mã hóa của byte H4 được quy định trên Hình 53.

Hình 52 - Chỉ thị đa khung 500 ms TU-2, TU-12 và TU-11 sử dụng byte H4

Các bit trong byte H4

X Bit dành cho chuẩn hóa quốc tế trong tương lai. Trong nội địa, giá trị của bit này được đặt là "1".

Hình 53 - Quy định về chuỗi mã hóa byte H4 trong chỉ thị đa khung TU

8. Yêu cầu kỹ thuật cho các byte mào đầu

8.1 Các loại mào đầu

8.1.1 SOH

Thông tin SOH là thông tin được ghép thêm vào phần tải tin để tạo ra khung STM-N. SOH được quy định bao gồm các thông tin về đồng bộ khung, thông tin về bảo dưỡng, thông tin về giám sát chất lượng và các chức năng hoạt động khác. Thông tin SOH được chia thành thông tin mào đầu đoạn lặp (RSOH) và thông tin mào đầu đoạn ghép kênh (MSOH). RSOH được kết cuối tại các chức năng của trạm lặp, còn MSOH được truyền tải trong suốt quá trình lặp và được kết cuối tại các điểm mà AUG-N được tổng hợp nên hoặc tách thành các nhánh thành phần.

CHÚ THÍCH: Phần mào đầu FEC được định nghĩa trong 9.2.4 sử dụng cả RSOH và MSOH. Vì FEC được định nghĩa cho đoạn ghép kênh nên phần mào đầu FEC trong RSOH không được kết cuối tại các chức năng trạm lặp.

Các dòng từ 1-3 của SOH được dành cho RSOH, các dòng từ 5-9 được dành cho MSOH. Trên Hình 56 dưới đây là SOH của STM-1. Chi tiết về SOH được quy định trong 8.2

8.1.2 POH của Container ảo (VC-POH)

VC-POH được sử dụng để đảm bảo tính toàn vẹn về thông tin giữa hai điểm ghép vào tách ra của container ảo. Có hai loại VC-POH:

- VC-POH bậc cao (VC-4/VC-3 POH): VC-3 POH được ghép vào TUG-2 hoặc C-3 để tạo nên VC-3. VC-4 POH được ghép vào TUG-3 hoặc C-4 để tạo nên VC-4. Các chức năng của POH container ảo bậc cao bao gồm: giám sát chất lượng luồng container ảo, chỉ thị trạng thái cảnh báo, các tín hiệu dành cho mục đích bảo dưỡng và chỉ thị cấu trúc ghép kênh.

- VC-POH bậc thấp (VC-3/VC-2/VC-12/VC-11 POH): POH VC-m bậc thấp (m=11, 12, 2, 3) được ghép vào C-m để tạo nên VC-4. VC-4 POH được ghép vào TUG-3 hoặc C-4 để tạo nên VC-4.

Các chức năng của POH của container ảo bậc thấp bao gồm: giám sát chất lượng luồng container ảo, chỉ thị trạng thái cảnh báo, các tín hiệu dành cho mục đích bảo dưỡng.

Các yêu cầu chi tiết đối với POH được quy định trong 8.3.

8.2 Mô tả SOH

8.2.1 Vị trí của các byte SOH

Vị trí của các byte SOH trong khung STM-N, N ³ 1 được xác định bởi vector S 3 chiều: S(a, b, c), trong đó a(1-3, 5-9) là số của hàng, b(1-9) là số của đa cột và c(1-N) là độ sâu ghép trong đa cột. Xem minh họa trên Hình 54.

Mối quan hệ giữa số của cột và hàng và các tọa độ của vector như sau:

Hàng = a

Cột = N(b-1) + c

Đối với STM-0, việc xác định các byte SOH bằng vector 3 chiều là không cần thiết vì tất cả các byte SOH của STM-0 đều có tên .

Hình 54 - Đánh số vị trí của các byte SOH trong khung STM-N

Nội dung của các byte SOH trong khung STM-0/1/4/16/64/256 được quy định trong các hình từ Hình 55 đến Hình 60.

Hình 55 - STM-0 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích của quốc gia và cho các mục đích sử dụng khác)

Hình 56 - STM-1 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 57 - STM-4 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 58 - STM-16 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 59 - STM-64 SOH

CHÚ THÍCH - Tất cả các byte không được đánh dấu là được để dành cho sử dụng cho chuẩn hóa quốc tế trong tương lai (phụ thuộc vào môi trường truyền dẫn, cho mục đích quốc gia và cho các mục đích sử dụng khác)

Hình 60 - STM-256 SOH

8.2.2 Mô tả các byte SOH

8.2.2.1 Đồng bộ khung: A1, A2

Có hai loại byte được định nghĩa cho đồng bộ khung:

- A1: 11110110

- A2: 00101000

Từ đồng bộ khung của khung STM-0 bao gồm một byte A1 và sau đó là một byte A2. Từ đồng bộ khung của khung STM-N (N=1, 4, 16, 64) bao gồm 3 x N byte A1 và sau đó là 3 x N byte A2. Từ đồng bộ khung của khung STM-256 bao gồm 64 byte A1 ở các vị trí từ S (1,3,193) [1,705] đến S (1,4,64) [1,832]. Các byte ở các vị trí S (1,1,1) [1,1] đến S (1,3,192) [1,704] và S (1,465) [833] đến S (1,9,256) [1,1536] được dành cho tương lai.

CHÚ THÍCH: Đối với các byte được dự trữ nằm trong hàng 1 của khung STM-256, lưu ý khi chọn mẫu để đảm bảo cung cấp đủ chuyển tiếp tín hiệu và không có sự mất cân bằng đáng kể nào về DC sau khi tín hiệu được trộn.

8.2.2.2 Truy vết đoạn trạm lặp: J0

Byte J0 nằm tại vị trí S (1,7,1) hoặc [1,6N+1] trong khung STM-N. Byte J0 được dùng để truy vết đoạn lặp. Byte này được sử dụng để phát lặp lại nhận dạng điểm truy nhập của đoạn để thiết bị thu có thể khẳng định rằng nó đang được kết nối liên tục đến thiết bị phát đã được định trước. Trong phạm vi mạng quốc gia, hoặc mạng của một nhà cung cấp, việc nhận dạng điểm truy nhập này có thể sử dụng hoặc bằng một byte đơn (chứa mã 0-255) hoặc sử dụng dạng nhận dạng điểm truy nhập như được định nghĩa trong điều 3/G.831. Tại các biên giới quốc tế, hoặc tại biên giới giữa các mạng của các nhà khai thác khác nhau, dạng định nghĩa trong điều 3/G.831 sẽ được sử dụng ngoại trừ khi các nhà khai thác có các thỏa thuận khác.

Khung 16 byte được dành cho việc truyền tải nhận dạng các điểm truy nhập, các nhận dạng này được định nghĩa trong điều 3/G.831. Byte đầu tiên của khung 16 byte là byte mào đầu và bao gồm cả kết quả tính toán CRC-7 của khung trước đó. 15 byte tiếp theo được sử dụng cho việc truyền tải 15 T.50 ký tự (bản chuẩn quốc tế) nhận dạng điểm truy nhập đoạn. Khung 16 byte được mô tả trên Bảng 6:

Bảng 6 - Khung 16-byte cho vết API

Để kết nối các thiết bị có sử dụng chức năng truy vết đoạn trạm lặp với các thiết bị cũ là các thiết bị chỉ có chức năng nhận dạng luồng STM (xem phần chú thích), thiết bị cũ phải có khả năng tạo ra mẫu "0000 0001" trong byte J0.

8.2.2.3 Các byte dự phòng (Z0)

Các byte này nằm ở các vị trí từ S (1,7,2) hoặc [1,6N+2] đến S (1,7,N) hoặc [1,7N] được dành cho chuẩn hóa quốc tế trong tương lai.

8.2.2.4 BIP-8: B1

Byte B1 được sử dụng cho việc giám sát lỗi của đoạn trạm lặp. Chức năng này là mã bit xen kẽ chẵn lẻ 8 (BIP-8) sử dụng tính chẵn. BIP-8 được tính toán trên toàn bộ khung STM-N trước đó sau khi trộn và được đặt trong byte B1 của khung hiện tại trước khi trộn (chi tiết quá trình trộn xem trong 5.5)

CHÚ THÍCH: Mã BIP-X được định nghĩa trong 3.13

8.2.2.5 Kênh nghiệp vụ: E1, E2

Hai byte E1 và E2 được sử dụng để cung cấp kênh nghiệp vụ cho việc thông tin thoại. E1 là một phần của RSOH và có thể được truy nhập tại trạm lặp. E2 là một phần của MSOH và có thể được truy nhập tại các thiết bị đầu cuối của đoạn ghép kênh.

8.2.2.6 Kênh người sử dụng E1

Byte E1 được dành cho các mục đích của người sử dụng (ví dụ: cung cấp các kết nối kênh thoại/dữ liệu tạm thời cho các mục đích bảo dưỡng đặc biệt)

8.2.2.7 Kênh thông tin số liệu RS (DCCR): D1-D3

Các byte D1, D2 và D3 được sử dụng để tạo thành kênh 192 kbit/s. Kênh này được sử dụng làm DCC của đoạn lặp.

8.2.2.8 Kênh thông tin số liệu MS (DCCM): D4-D12

Đối với STM-N (N=1, 4, 16, 64, 256), các byte từ D4 đến D12 được sử dụng để tạo thành DCC cho đoạn ghép kênh 576 kbit/s.

8.2.2.9 Kênh thông tin số liệu MS mở rộng (DCCMx): D13-D156

Đối với STM-256, các byte từ D13 đến D156 được sử dụng để tạo thành DCC cho đoạn ghép kênh mở rộng 9216 kbit/s.

- D13 đến D60 nằm ở các vị trí từ S (6,1,9) đến S (6,1,56).

- D61 đến D108 nằm ở các vị trí từ S (7,1,9) đến S (7,1,56).

- D109 đến D156 nằm ở các vị trí từ S (8,1,9) đến S (8,1,56).

8.2.2.10 BIP-N x 24: B2

Byte B2 được sử dụng cho chức năng giám sát lỗi đoạn ghép kênh. Chức năng này là mã kiểm tra chẵn lẻ Nx24 (BIP Nx24) sử dụng tính chẵn. BIP-Nx24 được tính toán trên tất cả các bit của khung STM-N trước đó trừ 3 hàng đầu tiên của SOH và được đặt trong byte B2 của khung hiện tại.

Đối với STM-0, N có giá trị là 1/3 tạo nên BIP-8.

8.2.2.11 Kênh chuyển mạch bảo vệ tự động (APS): K1, K2 (b1-b5)

Hai byte K1, K2 được sử dụng cho báo hiệu APS để bảo vệ đoạn ghép kênh. Đồng bộ bit cho các byte này và giao thức hướng bit được quy định trong khuyến nghị ITU-T G.841.

8.2.2.12 MS-RDI: K2 (b6-b8)

Chỉ thị từ xa sai hỏng đoạn ghép kênh (MS-RDI) được sử dụng để gửi lại cho phía thiết bị phát thông báo rằng thiết bị thu đã phát hiện trong luồng tín hiệu đến có sự cố hoặc thiết bị thu đã thu được tín hiệu MS-AIS. MS-RDI được tạo ra bằng cách chèn mã 110 ở các vị trí 6, 7 và 8 của byte K2 trước khi tín hiệu được trộn.

8.2.2.13 Trạng thái đồng bộ S1 (b5-b8)

Bit 5 đến bit 8 của byte S (9, 1, 1) hoặc [9, 1] được dành cho các bản tin trạng thái đồng bộ. Quy định về mẫu đồng bộ bit cho 4 mức đồng bộ được đưa ra trong Bảng 7. Ngoài ra còn có 2 mẫu đồng bộ bit khác: một mẫu chỉ ra rằng chất lượng là không xác định được, còn mẫu kia thì chỉ ra rằng không nên sử dụng đoạn này cho đồng bộ. Các mã còn lại được dành cho các mức chất lượng tín hiệu được định nghĩa bởi từng nhà khai thác mạng.

Bảng 7 - Các mẫu bit SSM

8.2.2.14 MS-REI: M0, M1

Đối với STM-N (N=0, 1, 4, 16), một byte (M1) được dành cho chỉ thị lỗi từ xa trong đoạn ghép kênh (MS-REI).

Đối với STM-N (N=64 và 256), hai byte (M0, M1) được dành cho chỉ thị lỗi từ xa trong đoạn ghép kênh (MS-REI).

CHÚ THÍCH 1: Việc kết nối các thiết bị có hỗ trợ MS-REI và các thiết bị không hỗ trợ MS-REI không thể thực hiện một cách tự động.

CHÚ THÍCH 2: Giao diện STM-64 của các thiết bị được thiết kế theo các phiên bản trước năm 2003 của khuyến nghị G.707 có thể chỉ hỗ trợ một byte M1 REI. Giao diện STM-64 của các thiết bị mới cũng có thể đặt cấu hình để chỉ cung cấp một byte M1 REI.

Với các mức tín hiệu STM-N, byte này truyền tải số các khối bit chèn bị lỗi (trong phạm vi [0, 255/65536] đã được phát hiện bởi BIP-24xN (B2). Đối với STM-0, số này dựa trên  BIP-8 trong  byte B2. Đối với tốc độ STM-16, giá trị này £ 255.

STM-0, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-8 trong phạm vi [0,8].

STM-0, thông dịch M1: Giá trị của byte M1 được thông dịch như quy định trong Bảng 8

Bảng 8 - Ý nghĩa của M1 STM-0

STM-1, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-24 trong phạm vi [0, 24].

STM-1, thông dịch M1: Giá trị của byte M1 được dịch như quy định trong Bảng 9

Bảng 9 - Ý nghĩa của M1 STM-1

STM-4, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-96 trong phạm vi [0, 96].

STM-4, thông dịch M1: Giá trị của byte M1 được dịch như trong Bảng 10

Bảng 10 - Ý nghĩa của M1 STM-4

STM-16, tạo M1: Byte M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-384 trong phạm vi [0, 255].

STM-16, thông dịch M1: Giá trị M được dịch như quy định trong Bảng 11.

Bảng 11 - Ý nghĩa của M1 STM-16

STM-64, tạo M0 và M1: Các byte M0 và M1 được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-1536 trong phạm vi [0,1536]. Bit 1 của M0 là bit có ý nghĩa lớn nhất và bit 8 của M1 là bit có ý nghĩa bé nhất. Nếu làm việc với các thiết bị cũ chỉ có một byte REI trong MI, giá trị truyền tải sẽ bị cắt ở 255 và được chèn vào M1.

STM-64, thông dịch M1 và M0: Giá trị trong byte M0 và M1 được dịch như trong. Nếu làm việc với các thiết bị cũ chỉ có một byte REI trong M1, giá trị của M1 được dịch như trong Bảng 12.

CHÚ THÍCH 3: Kết nối giữa các thiết bị không thể thực hiện một cách tự động mà phải đặt lại cấu hình bằng hệ thống quản lý

Bảng 12 - Ý nghĩa của M0 và M1 STM-64

Bảng 13 - Ý nghĩa M1 STM-64

STM-256, tạo M0 và M1: Các byte M0 và M1 sẽ được thiết lập để truyền tải số khối bit chèn bị lỗi đã được phát hiện bởi BIP-6144 trong phạm vi [0, 6144]. Bit 1 của M0 là bit có ý nghĩa lớn nhất và bit 8 của M1 là bit có ý nghĩa bé nhất.

STM-256, thông dịch M1 và M0: Giá trị trong byte M0 và M1 được dịch như trong Bảng 14.

Bảng 14 - Ý nghĩa của M0 và M1 trong STM-256

8.2.2.15 Các byte phụ thuộc vào môi trường truyền dẫn

Các byte 6N nằm ở các vị trí S (2,2,X) hoặc [2,N+X], S (2,3,X) hoặc [2,2N+X], S (2,5,X) hoặc [2,4N+X], S (3,2,X) hoặc [3,N+X], S (3,3,X) hoặc [3,2N+X], S(3,5,X) hoặc [3,4N+X] với X=1…N, được để dành cho các ứng dụng phụ thuộc vào môi trường truyền dẫn.

Định nghĩa các byte này không phụ thuộc phạm vi của tiêu chuẩn này.

CHÚ THÍCH: Với SDH vô tuyến, các byte này được định nghĩa trong khuyến nghị ITU-R F.750.

8.2.3 Giao diện chức năng SDH rút gọn

Đối với một số ứng dụng (ví dụ giao diện nội đài), có thể sử dụng giao diện với chức năng SOH rút gọn. Các byte SOH được sử dụng cho giao diện này được quy định trong Bảng 15.

Bảng 15 - Giao diện với các chức năng SOH rút gọn

8.2.4 Sửa lỗi trước: P1, Q1

Đối với STM-16, STM-64 và STM-256, các byte P1 và Q1 được dành cho chức năng sửa lỗi trước (FEC) tùy chọn. Chức năng FEC và chi tiết việc sử dụng các byte P1, Q1 cho STM-64 và STM-256 được quy định trong phụ lục A.

CHÚ THÍCH: Chức năng và tính trong suốt của trạm lặp được quy định trong điều A4

8.3 Mô tả POH

8.3.1 VC-4-Xc/VC-4/VC-3 POH

VC-4-Xc POH nằm ở cột đầu tiên trong cấu trúc 9 hàng X x 261 cột của VC-4-Xc.

VC-4 POH nằm ở cột đầu tiên trong cấu trúc 9 hàng 261 cột của VC-4.

VC-3 POH nằm ở cột đầu tiên trong cấu trúc 9 hàng 85 cột của VC-3.

VC-4-Xc/VC-4/VC-3 POH gồm 9 byte có tên J1, B3, C2, G1, F2, H4, F3, K3 và N1. Các byte này được phân loại như sau:

- Các byte hoặc bit sử dụng cho thông tin điểm cuối - điểm cuối với chức năng tải tin độc lập: J1, B3, C2, G1, K3 (b1-b4)

- Các byte tải tin đặc biệt: H4, F2, F3

- Các bit dành cho chuẩn quốc tế trong tương lai: K3 (b5-b8)

- Các byte có thể được ghi đè lên trong phạm vi của nhà khai thác mạng (không ảnh hưởng đến chức năng giám sát chất lượng đầu cuối - đầu cuối của byte B3): N1

CHÚ THÍCH: Thông tin phụ thuộc vào tải tin và không phụ thuộc vào tải trao đổi được với nhau thông qua các cách mã hóa khác trong byte C2 và trong các bit từ 5 đến 7 của byte G1.

8.3.1.1 Truy vết luồng: J1

Đây là byte đầu tiên trong container ảo. Vị trí của nó được xác định bởi con trỏ AU-n (n=3,4) hoặc con trỏ TU-3. Byte này được sử dụng để truyền một cách lặp đi lặp lại thông tin về điểm truy nhập. Khung 16 byte được sử dụng cho việc truyền dẫn này. Khung này cũng giống như khung 16 byte được định nghĩa trong 8.2.2.2 đối với byte J0. Tại biên giới quốc tế hoặc tại biên giới giữa các mạng của các nhà khai thác khác nhau sẽ sử dụng dạng được định nghĩa trong điều 3/G.831 hoặc trừ khi có một sự thỏa thuận nào khác giữa các nhà khai thác. Trong mạng quốc gia hoặc trong phạm vi mạng của một nhà cung cấp, có thể sử dụng khung 64 byte cho việc truyền dẫn thông tin về nhận dạng điểm truy nhập này.

8.3.1.2 BIP-8 luồng: B3

Trong mỗi VC-4-Xc/VC-4/VC-3, byte B3 được sử dụng cho chức năng giám sát lỗi luồng. Chức năng này sẽ là mã BIP-8 sử dụng tính chẵn. BIP-8 luồng được tính toán trên tất cả các bit của VC-4-Xc/VC-4/VC-3 trước đó. Kết quả tính BIP-8 được đặt trong byte B3 của VC-4-Xc/VC-4/VC-3 hiện tại.

8.3.1.3 Nhãn tín hiệu: C2

Byte C2 được sử dụng để cung cấp thông tin về thành phần hoặc trạng thái bảo dưỡng của VC-4-Xc/VC-4/VC-3. Trên bảng 16 là mã Hex cho các byte này.

Bảng 16 - Mã hóa byte C2

8.3.1.4 Trạng thái luồng: G1

Byte G1 được sử dụng để truyền thông tin về trạng thái và chất lượng của luồng về nguồn kết cuối vết VC-4-Xc/VC-4/VC-3 khi bị phát hiện bởi nơi thu nhận kết cuối vết. Đặc tính này cho phép giám sát trạng thái và chất lượng của vết song công tại cả hai đầu hoặc tại bất kỳ điểm nào dọc theo vết. Phân bổ các bit trong G1 được quy định trên Hình 61.

Hình 61 - Trạng thái luồng VC-4-Xc/VC-4/VC-3 (G1)

Các bit từ 1 đến 4 truyền tải số lượng khối các bit chèn được phát hiện bị lỗi bởi nơi thu nhận kết cuối trail sử dụng mã BIP-8 luồng (B3). Số này có 9 giá trị hợp lệ, từ 0-8 lỗi. 7 giá trị còn lại sẽ được thông dịch là không có lỗi.

Bit 5 được thiết lập về giá trị "1" để chỉ ra rằng có chỉ thị sai hỏng từ xa (RDI) trong luồng VC-4-Xc/VC-4/VC-3 được gửi trở lại nguồn kết cuối vết trong cả 2 trường hợp có sự cố ở tín hiệu trail hoặc tín hiệu server AU-4-Xc/AU-4/AU-3 hoặc TU-3 được phát hiện bởi nơi thu nhận kết cuối trail. RDI không chỉ ra các sai hỏng trong phần tương thích hoặc phần tải tin. Các sai hỏng trong phần kết nối hoặc tại server được chỉ thị bởi RDI (chi tiết xem trong G.783).

Các bit 6 và bit 7 được sử dụng tùy chọn. Nếu tùy chọn này không được sử dụng, các bit này sẽ được thiết lập về 00 hoặc 11. Bộ thu sẽ bỏ qua nội dung của các bit này.

Bit 8 được dành cho việc sử dụng trong tương lai và giá trị của bit này chưa được định nghĩa. Bộ thu sẽ bỏ qua nội dung của bit này.

CHÚ THÍCH - Các thiết bị tương thích với phiên bản năm 1993 của khuyến nghị ITU-T I.432.x có thể sử dụng bit 5 của G1 để chỉ thị từ xa LDC.

8.3.1.5 Các kênh dành cho người sử dụng luồng: F2, F3

Các byte F2, F3 được dành cho việc truyền tải thông tin người sử dụng giữa các phần tử luồng. Các byte này phụ thuộc vào tải tin.

Để ánh xạ tín hiệu DQDB vào trong VC-4, 2 octet này được sử dụng để tải các octet thông tin quản lý lớp DQDB (M1 và M2) [1]

8.3.1.6 Chỉ thị vị trí và thứ tự liên kết: H4

Byte H4 được sử dụng để cung cấp chỉ thị đa khung, chỉ thị về trình tự cho việc liên kết ảo các VC-3/VC-4 và chỉ thị về vị trí của tải tin.

Để ánh xạ DQDB vào trong VC-4, byte H4 mang thông tin về ranh giới giữa các khe thời gian và tín hiệu trạng thái tuyến (link status signal - LSS). Các bit 1 và 2 được sử dụng cho mã LSS [1]. Các bit từ 3 đến 8 tạo nên chỉ thị về độ bù khe thời gian. Chỉ thị độ bù khe thời gian sẽ chứa số nhị phân chỉ ra độ bù (tính theo octet) giữa octet H4 đường bao của khe thời gian đầu tiên tiếp theo octet H4. Dải hợp lệ của chỉ thị độ bù khe thời gian là nằm trong phạm vi từ 0 đến 52. Nếu giá trị thu được nằm trong phạm vi từ 53 đến 63 sẽ được hiểu là tình trạng bị lỗi.

8.3.1.7 Kênh chuyển mạch bảo vệ tự động (APS)

Các bit này được dành cho báo hiệu APS để bảo vệ tại mức luồng VC-3/VC-4.

8.3.1.8 Byte nhà khai thác mạng: N1

Byte này dành cho chức năng giám sát kết nối chuyển tiếp (TCM). Chi tiết liên quan đến 2 khả năng có thể thực hiện được của các chức năng HO-TCM được quy định trong phụ lục C và D.

8.3.1.9 Tuyến số liệu K3 (b7-b8)

Bit 7 và 8 của byte K3 được dành cho tuyến dữ liệu luồng bậc cao. Các ứng dụng và giao thức của tuyến không thuộc phạm vi của tiêu chuẩn này.

8.3.1.10 Các bit dự phòng: K3 (b5-b6)

Các bit này được dành cho tương lai và hiện tại chưa có giá trị xác định. Bộ thu sẽ bỏ qua nội dung của các bit này.

8.3.2  VC-2, VC-12 và VC-11 POH

Các byte V5, J2, N2 và K4 được dành cho VC-2, VC-12 và VC-11 POH. Byte V5 là byte đầu tiên của đa khung và vị trí của nó được xác định bởi con trỏ TU-2, TU-12 hoặc TU-11. Vị trí của các byte này trong đa khung được quy định trong Hình 49.

CHÚ THÍCH: Thông tin độc lập/phụ thuộc tải tin được trao đổi với nhau bằng các mã khác nhau trong các bit từ 5 đến 7 của byte V5 và các bit từ 5 đến 7 của byte K4.

8.3.2.1 Byte V5

Byte V5 cung cấp chức năng kiểm tra lỗi, nhãn tín hiệu và trạng thái luồng của các luồng VC-2, VC-12 và VC-11. Chức năng của các bit trong byte V5 được quy định trên Hình 62

Hình 62 - VC-2, VC-12 và VC-11 POH V5

Các bit 1 và 2 được sử dụng cho việc giám sát chất lượng. Bit 1 được thiết lập sao cho tính chẵn lẻ của tất cả các bit có số lẻ (1, 3, 5 và 7) trong tất cả các byte trong các VC-2, VC-12 hoặc VC-11 trước đó là chẵn và bit 2 được thiết lập tương tự đối với các bit chẵn (2, 4, 6 và 8).

Lưu ý rằng, việc tính toán BIP-2 sẽ bao gồm cả VC-2, VC-12 hoặc VC-11 POH nhưng không bao gồm các byte V1, V2, V3 (chỉ trừ khi các byte này được sử dụng cho chèn âm thì mới được tính) và V4.

Bit 3 là REI của luồng VC-2, VC-12 và VC-11. Bit này được thiết lập về giá trị "1" và được gửi trở lại nơi tạo ra luồng VC-2, VC-12 hoặc VC-11 khi có 1 hoặc nhiều hơn 1 lỗi được BIP-2 phát hiện. Trong các trường hợp còn lại, bit này được thiết lập ở giá trị "0".

Bit 4 là RFI của luồng đồng bộ byte VC-11. Bit này được thiết lập về giá trị 0 nếu có sự cố được phát hiện, và được thiết lập về "1" trong trường hợp còn lại. RFI luồng VC-11 được gửi trở lại nơi kết cuối VC-11. Việc sử dụng và nội dung của các bit này không được định nghĩa cho VC-2 và VC-12.

CHÚ THÍCH: Sự cố là sai hỏng tồn tại trong khoảng thời gian vượt quá giới hạn cho phép được thiết lập cho cơ chế bảo vệ hệ thống truyền dẫn.

Các bit từ 5 đến 7 cung cấp thông tin về nhãn tín hiệu của VC-2, VC-12 và VC-11. Với 3 bit này có thể tạo được 8 giá trị nhị phân:

- Giá trị 000 chỉ ra rằng: không cung cấp luồng hoặc giám sát luồng VC-2, VC-12 hoặc VC-11.

- Giá trị 0001 được sử dụng trong các thế hệ thiết bị cũ để chỉ ra rằng cung cấp luồng VC-2, VC-12 hoặc VC-11 với tải tin không đặc biệt.

- Các giá trị khác được sử dụng trong các thế hệ thiết bị mới để chỉ ra các kiểu ánh xạ của tín hiệu như trên Bảng 17.

- Giá trị 101 chỉ ra rằng việc ánh xạ các VC-2, VC-12 hoặc VC-11 được thực hiện bởi nhãn tín hiệu mở rộng như mô tả trong 8.3.2.4.

- Khi nhận được bất kỳ giá trị nào khác 000 thì đều có nghĩa là cung cấp luồng VC-2, VC-12 hoặc VC-11.

Bảng 17 - Mã hóa tín hiệu VC-2, VC-12 và VC-11 V5

Bit 8 được thiết lập về 1 để thông báo có RDI với luồng VC-2, VC-12 hoặc VC-11, trong trường hợp còn lại, giá trị này được thiết lập về 0. RDI luồng VC-2, VC-12 hoặc VC-11 được gửi ngược trở lại nguồn kết cuối trail nếu có sự cố hoặc của tín hiệu server hoặc của tín hiệu trail TU-2, TU-12 hoặc TU-12 được phát hiện bởi nơi thu nhận kết cuối trail. RDI không chỉ thị từ xa các sai hỏng của phần tải tin. Các sai hỏng trong kết nối và server được chỉ thị bởi RDI. Chi tiết hơn về vấn đề này xem trong khuyến nghị IUT-T G.783.

8.3.2.2 Truy vết luồng: J2

J2 là byte đầu tiên trong container ảo. Vị trí của nó được xác định bởi con trỏ AU-n (n=3, 4) hoặc con trỏ TU-3. Byte này được sử dụng để truyền một cách lặp đi lặp lại thông tin về điểm truy nhập. Khung 16 byte được sử dụng cho việc truyền dẫn này. Khung này cũng giống như khung 16 byte được định nghĩa trong 9.2.2.2 đối với byte J0. Tại biên giới quốc tế hoặc biên giới giữa các mạng của các nhà khai thác khác nhau sẽ sử dụng dạng được định nghĩa trong điều 3/G.831 hoặc trừ khi có một sự thỏa thuận nào khác giữa các nhà khai thác. Trong mạng quốc gia hoặc trong phạm vi mạng của một nhà cung cấp, có thể sử dụng khung 64 byte cho việc truyền dẫn thông tin về nhận dạng điểm truy nhập này.

CHÚ THÍCH - Các thiết bị được chế tạo trước khi phiên bản năm 1993 của khuyến nghị ITU-T G.709 ra đời có thể không có chức năng này.

8.3.2.3 Byte nhà khai thác mạng: N2

Byte N2 được sử dụng để cung cấp chức năng giám sát kết nối chuyển tiếp (TCM). Chi tiết liên quan đến việc thực hiện LO-TCM được quy định trong phụ lục E.

8.3.2.4 Nhãn tín hiệu mở rộng K4 (b1)

Bit b1 của K4 được sử dụng cho nhãn tín hiệu mở rộng. Nếu nhãn tín hiệu trong các bit từ 5 đến 7 của V5 là 101, nội dung của nhãn tín hiệu mở rộng sẽ là hợp lệ và được mô tả như dưới đây. Với tất cả các giá trị khác của bit 5 đến bit 7 trong byte V5, bit nhãn tín hiệu mở rộng là không xác định và bộ thu sẽ bỏ qua.

Bit chứa đa khung gồm 32 khung như minh họa trên Hình 63. Tín hiệu đồng bộ đa khung MFAS là "0111 1111 110". Nhãn tín hiệu mở rộng được chứa trong các bit từ 12 đến 19. Đa khung ở vị trí 20 phải chứa giá trị "0". 12 bit còn lại được dành cho việc chuẩn hóa trong tương lai phải được thiết lập về "0" và sẽ bị bộ thu bỏ qua.

CHÚ THÍCH 1 - Đa khung liên kết ảo trong bit 2 của K4 sử dụng MFAS của bit này. Điều này có nghĩa rằng, chức năng liên kết ảo cần phải xem xét bit này mà không cần phải khẳng định rằng nhãn tín hiệu V5 là 101.

CHÚ THÍCH 2 - Nếu sau này, khi tất cả các bit dành cho tương lai đều được sử dụng, phải lưu ý để không có trường hợp chuỗi có tất cả chín bit là "1" xảy ra (vì khi đó sẽ mất MFAS)

Mã của nhãn tín hiệu được quy định trong Bảng 18. Các nhãn tín hiệu trong Bảng 17 cho dải từ "0" đến "7" và các nhãn tín hiệu trong Bảng 18 là cho dải từ "08" đến "FF". Hai bảng này sẽ tạo nên nhãn tín hiệu của VC-11/VC-12/VC-2 trong dải từ "00" đến "FF".

CHÚ THÍCH 3 - Nhãn tín hiệu "5" được chỉ thị khi thiết bị không hỗ trợ nhãn tín hiệu mở rộng thu được nhãn tín hiệu mở rộng.

CHÚ THÍCH 4 - Để liên kết với các thiết bị sử dụng ánh xạ ATM trong 10.2.5, có thể sẽ phải chấp nhận tín hiệu V5 có giá trị là "5" mà không cần đa khung bit 1 của K4 được cung cấp.

Bit số

MFAS Bit đồng bộ đa khung

0 Zero

R Bit dự trữ

Hình 63 - Đa khung của bit b1 trong byte K4

Bảng 18 - Mã hóa byte nhãn tín hiệu mở rộng của VC-11/VC-12/VC-2

8.3.2.5 Liên kết ảo bậc thấp K4 (b2)

Bit b2 trong K4 được sử dụng cho chuỗi kết chuỗi ảo bậc thấp. Bit được tạo thành đa khung gồm có 32 khung và tạo nên chuỗi bit gồm có 32 bit. Chức năng này được mô tả trong 11.4.

8.3.2.6 Kênh chuyển mạch bảo vệ tự động (APS)

Các bit này được sử dụng cho báo hiệu APS để bảo vệ các mức luồng bậc thấp. Chức năng này hiện vẫn đang tiếp tục được nghiên cứu.

8.3.2.7 Các bit dự trữ: K4 (b5-b7)

Các bit từ 5 đến 7 của K4 được sử dụng một cách tùy chọn. Nếu tùy chọn này không được sử dụng, các bit này sẽ được thiết lập về "0000" hoặc "111". Bộ thu phải có khả năng bỏ qua nội dung của các bit này.

8.3.2.8 Tuyến số liệu: K4 (b8)

Bit 8 của K4 được dành cho việc tạo nên một tuyến số liệu cho luồng bậc thấp. Ứng dụng và các giao thức của tuyến này không nằm trong phạm vi của tiêu chuẩn này.

9. Yêu cầu kỹ thuật cho Ánh xạ các tín hiệu nhánh vào VC-n/VC-m

9.1 Ánh xạ các tín hiệu loại G.702

Có thể thực hiện thích ứng các tín hiệu nhánh đồng bộ và cận đồng bộ đã định nghĩa trong khuyến nghị ITU-T G.702.

Hình 64 mô tả các kích cỡ và định dạng của TU-11, TU-12 và TU-2.

CHÚ THÍCH - Các byte con trỏ đơn vị nhánh (V1-V4) nằm trong byte 1 (sử dụng một đa khung 4 khung)

Hình 64 - Các kích cỡ và định dạng của TU-11, TU-12 và TU-2

9.1.1 Ánh xạ vào VC-4

9.1.1.1 Ánh xạ cận đồng bộ tín hiệu 139 264 kbit/s

Một tín hiệu 139 264 kbit/s có thể được ánh xạ vào một VC-4 của một khung STM-1 theo như mô tả trong các Hình 65 và Hình 66.

VC-4 bao gồm một mào đầu luồng (POH) gồm 9-byte (1 cột) và một cấu trúc tải tin gồm 9 hàng với 260 cột như mô tả trong Hình 65.

Hình 65 - Ghép VC-4 vào STM-1 và cấu trúc khối của VC-4 dành cho ánh xạ cận đồng bộ tín hiệu 139 264 kbit/s

Tải tin này có thể được sử dụng để mang một tín hiệu 139 264 kbit/s:

- Mỗi hàng trong số 9 hàng đó được chia thành 20 khối, mỗi khối gồm 13 byte (Hình 65).

- Trong mỗi hàng đều có 1 bit cơ hội hiệu chỉnh (S) và 5 bit điều khiển hiệu chỉnh (C) (Hình 66).

- Byte đầu tiên của mỗi khối bao gồm:

· 8 bit dữ liệu (D) (byte W); hoặc

· 8 bit chèn cố định (R) (byte Y); hoặc

· 1 bit điều khiển hiệu chỉnh (C), 5 bit chèn cố định (R) và 2 bit mào đầu (O) (byte X); hoặc

· 6 bit dữ liệu (D), 1 bit cơ hội hiệu chỉnh (S) và một bit chèn cố định (R) (byte Z).

- 12 byte cuối cùng của mỗi khối là các bit dữ liệu (D).

Chuỗi tất cả các byte này được mô tả trong Hình 66.

CHÚ THÍCH: Hình này mô tả một hàng trong cấu trúc VC-4 gồm 9 hàng

Hình 66 - Ánh xạ cận đồng bộ tín hiệu nhánh 139 264 kbit/s vào VC-4

Các bit mào đầu (O) được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này.

Bộ 5 bit điều khiển đồng chỉnh (C) trong mỗi hàng được sử dụng để điều khiển bit cơ hội hiệu chỉnh tương ứng (S). Nếu CCCCC = 00000 sẽ cho thấy rằng bit S là một bit thông tin, còn CCCCC = 11111 cho thấy rằng bit S là một bit hiệu chỉnh.

Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong bit S. nếu bit  này được sử dụng như bit đồng chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

9.1.2 Ánh xạ vào VC-3

9.1.2.1 Ánh xạ cận đồng bộ tín hiệu 44 736 kbit/s

Một tín hiệu 44 736 kbit/s có thể được ánh xạ vào một VC-3 như mô tả trong Hình 67.

C Bit điều khiển hiệu chỉnh

D Bit dữ liệu

O Bit mào đầu

R Bit chèn cố định

S Bit cơ hội hiệu chỉnh

Hình 67 - Ánh xạ cận đồng bộ tín hiệu nhánh 44 736 kbit/s vào VC-3

VC-3 gồm 9 khung con, mỗi khung dài 125 ms. Mỗi khung con gồm một byte VC-3 POH, 621 bit dữ liệu, một bộ 5 bit điều khiển hiệu chỉnh, một bit cơ hội hiệu chỉnh và 2 bit kênh trao đổi thông tin mào đầu. Các bit còn lại là các bit chèn cố định (R). Các bit O được dành sẵn cho các mục đích trao đổi thông tin mào đầu sau này.

Bộ 5 bit điều khiển hiệu chỉnh được sử dụng để điều khiển bit cơ hội hiệu chỉnh (S). Khi CCCCC = 00000 sẽ cho thấy rằng bit S là một bit dữ liệu, còn CCCCC = 11111 cho thấy rằng bit S là một bit hiệu chỉnh. Phương pháp lựa chọn theo đa số sẽ có thể được sử dụng để quyết định thực hiện hiệu chỉnh bộ giải đồng bộ nhằm ngăn ngừa việc xảy ra các lỗi bit đơn và kép trong các bit C.

Giá trị chứa trong bit S, khi bit này được sử dụng như bit hiệu chỉnh, hiện chưa được định nghĩa. Bộ thu được yêu cầu không quan tâm đến giá trị chứa trong bit này nếu bit này được sử dụng với vai trò là bit hiệu chỉnh.

9.1.2.2 Ánh xạ cận đồng bộ tín hiệu 34 368 kbit/s

Một tín hiệu 34 368 kbit/s có thể được ánh xạ vào một VC-3 như mô tả trong Hình 68.

C Bit điều khiển hiệu chỉnh

D Bit dữ liệu

O Bit mào đầu

R Bit chèn cố định

S Bit cơ hội hiệu chỉnh

Hình 68 - Ánh xạ cận đồng bộ tín hiệu nhánh 34 368 kbit/s vào VC-3